[發(fā)明專利]數(shù)據(jù)處理方法、裝置、電子設(shè)備和存儲(chǔ)介質(zhì)

有效

• 申請(qǐng)?zhí)枺?/td>: 202010844165.2
• 申請(qǐng)日: 2020-08-20
• 公開（公告）號(hào): CN112114874B
• 公開（公告）日: 2021-10-15
• 發(fā)明（設(shè)計(jì)）人: 田超
• 申請(qǐng)（專利權(quán)）人: 北京百度網(wǎng)訊科技有限公司
• 主分類號(hào): G06F9/30
• 分類號(hào): G06F9/30;G06N3/063
• 代理公司: 北京清亦華知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11201
• 代理人: 韓海花

1.一種數(shù)據(jù)處理方法，應(yīng)用于數(shù)據(jù)處理裝置中，所述數(shù)據(jù)處理裝置包括高保真4架構(gòu)，所述數(shù)據(jù)處理方法包括：

獲取待處理的16比特的模型數(shù)據(jù)；

獲取4比特加載指令；

根據(jù)所述4比特加載指令從所述16比特的模型數(shù)據(jù)中加載4個(gè)4比特的模型數(shù)據(jù)到64位寄存器中。

2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理方法，還包括：

獲取4比特加載為8比特的加載指令；

根據(jù)所述4比特加載為8比特的加載指令，將所述4比特的模型數(shù)據(jù)從所述寄存器中加載到8*8乘法器的高4位。

3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)處理方法，還包括：

獲取4比特運(yùn)算指令；

根據(jù)所述4比特運(yùn)算指令對(duì)所述8*8乘法器中位于高4位的所述4比特的數(shù)據(jù)進(jìn)行4比特的點(diǎn)積運(yùn)算。

4.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理方法，還包括：

獲取1比特點(diǎn)積運(yùn)算指令；

根據(jù)1比特點(diǎn)積運(yùn)算指令對(duì)兩個(gè)1比特的輸入數(shù)據(jù)和模型數(shù)據(jù)進(jìn)行異或運(yùn)算；

計(jì)算異或運(yùn)算結(jié)果中1的個(gè)數(shù)；

將所述1的個(gè)數(shù)確定為所述兩個(gè)1比特的輸入數(shù)據(jù)和模型數(shù)據(jù)點(diǎn)積運(yùn)算的結(jié)果。

5.一種數(shù)據(jù)處理裝置，包括：

第一獲取模塊，用于獲取待處理的16比特的模型數(shù)據(jù)；

第二獲取模塊，用于獲取4比特加載指令；

第一加載模塊，用于根據(jù)所述4比特加載指令從所述16比特的模型數(shù)據(jù)中加載4個(gè)4比特的模型數(shù)據(jù)到64位寄存器中。

6.根據(jù)權(quán)利要求5所述的裝置，還包括：

第三獲取模塊，用于獲取4比特加載為8比特的加載指令；

第二加載模塊，用于根據(jù)所述4比特加載為8比特的加載指令，將所述4比特的模型數(shù)據(jù)從所述寄存器中加載到8*8乘法器的高4位。

7.根據(jù)權(quán)利要求6所述的裝置，還包括：

第四獲取模塊，用于獲取4比特運(yùn)算指令；

第三加載模塊，用于根據(jù)所述4比特運(yùn)算指令對(duì)所述8*8乘法器中位于高4位的所述4比特的數(shù)據(jù)進(jìn)行4比特的點(diǎn)積運(yùn)算。

8.根據(jù)權(quán)利要求5所述的裝置，還包括：

第五獲取模塊，用于獲取1比特點(diǎn)積運(yùn)算指令；

異或運(yùn)算模塊，用于根據(jù)1比特點(diǎn)積運(yùn)算指令對(duì)兩個(gè)1比特的輸入數(shù)據(jù)和模型數(shù)據(jù)進(jìn)行異或運(yùn)算；

個(gè)數(shù)計(jì)算模塊，用于計(jì)算異或運(yùn)算結(jié)果中1的個(gè)數(shù)；

確定模塊，用于將所述1的個(gè)數(shù)確定為所述兩個(gè)1比特的輸入數(shù)據(jù)和模型數(shù)據(jù)點(diǎn)積運(yùn)算的結(jié)果。

9.一種電子設(shè)備，包括：

至少一個(gè)處理器；以及

與所述至少一個(gè)處理器通信連接的存儲(chǔ)器；其中，

所述存儲(chǔ)器存儲(chǔ)有可被所述至少一個(gè)處理器執(zhí)行的指令，所述指令被所述至少一個(gè)處理器執(zhí)行，以使所述至少一個(gè)處理器能夠執(zhí)行權(quán)利要求1-4中任一項(xiàng)所述的方法。

10.一種存儲(chǔ)有計(jì)算機(jī)指令的非瞬時(shí)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中，所述計(jì)算機(jī)指令用于使所述計(jì)算機(jī)執(zhí)行權(quán)利要求1-4中任一項(xiàng)所述的方法。