[發明專利]總線周期同步的方法和系統

有效

• 申請號: 202010838858.0
• 申請日: 2020-08-19
• 公開（公告）號: CN112115079B
• 公開（公告）日: 2022-07-26
• 發明（設計）人: 胡智勇;朱小超
• 申請（專利權）人: 蘇州偉創電氣科技股份有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F1/12
• 代理公司: 深圳智匯遠見知識產權代理有限公司 44481
• 代理人: 李雪鵑;王旭

1.一種總線周期同步的方法，其特征在于，所述方法包括：

獲取當前計數周期中從站控制器的時鐘計數信息，得到第一計數值；

獲取當前計數周期中設備處理器的時鐘計數信息，得到第二計數值；

當所述第一計數值等于第一預設值時，生成校正觸發信號；

根據所述校正觸發信號對所述第二計數值進行校正，得到第三計數值；

當所述第三計數值大于或等于第二預設值時，生成設備周期同步信號，所述設備周期同步信號攜帶生成時刻；

接收來自所述從站控制器的總線周期同步信號，所述總線周期同步信號攜帶接收時刻；

當所述生成時刻與所述接收時刻之間的誤差小于或等于預設誤差值時，判定所述設備處理器的設備周期同步信號與所述從站控制器的總線周期同步信號同步；

其中，當所述第三計數值大于或等于第二預設值時，生成設備周期同步信號，并清零所述設備處理器的時鐘計數信息，令所述設備處理器的時鐘計數信息進入下一計數周期；

所述接收來自所述從站控制器的總線周期同步信號，包括：當接收到來自所述從站控制器的總線周期同步信號時，清零所述從站控制器的時鐘計數信息，令所述從站控制器的時鐘計數信息進入下一計數周期；

所述當所述生成時刻與所述接收時刻之間的誤差小于或等于預設誤差值時，判定所述設備處理器的設備周期同步信號與所述從站控制器的總線周期同步信號同步，包括：當所述生成時刻與所述接收時刻之間的誤差小于或等于預設誤差值時，判定所述設備處理器的時鐘計數信息與所述從站控制器的時鐘計數信息同時進入下一計數周期。

2.根據權利要求1所述的方法，其特征在于，所述根據所述校正觸發信號對所述第二計數值進行校正，得到第三計數值，包括：

當檢測到所述校正觸發信號時，計算所述第一計數值與所述第二計數值的差值，得到計數偏差；

當所述計數偏差的絕對值大于或等于預設補償值時，根據所述預設補償值對所述第二計數值進行補償，得到所述第三計數值；

當所述計數偏差的絕對值小于所述預設補償值時，根據所述計數偏差對所述第二計數值進行補償，得到所述第三計數值。

3.根據權利要求2所述的方法，其特征在于，所述預設補償值為預設補償時長與計數頻率的乘積，所述預設補償時長大于零，且小于總線同步間隔與預設時長的差值，所述總線同步間隔為相鄰兩個總線周期同步信號之間的時間間隔。

4.根據權利要求1所述的方法，其特征在于，所述接收來自所述從站控制器的總線周期同步信號之后，所述方法還包括：

當所述生成時刻與所述接收時刻之間的誤差大于或等于預設誤差值時，生成報警信號。

5.根據權利要求1所述的方法，其特征在于，所述第一預設值小于第一閾值，且大于第二閾值，所述第一閾值為總線同步間隔與所述計數頻率的乘積，所述第二閾值為預設時長與計數頻率的乘積，所述總線同步間隔為相鄰兩個總線周期同步信號之間的時間間隔，所述計數頻率為所述設備處理器或所述從站控制器用于記錄時鐘計數信息的頻率。