[發明專利]基于自適應校正的寬帶信號生成裝置及方法

有效

• 申請號: 202010838456.0
• 申請日: 2020-08-19
• 公開（公告）號: CN112073064B
• 公開（公告）日: 2022-12-13
• 發明（設計）人: 李超;龍銀東;彭文超;彭勝;何超;謝偉;朱江;向川云;李力;唐凌;呂晨;鄭玉;趙超越;盧翔羽
• 申請（專利權）人: 中國電子科技集團公司第二十九研究所
• 主分類號: H03L7/16
• 分類號: H03L7/16;H04B1/04
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 徐靜

本發明公開了一種基于自適應校正的寬帶信號生成裝置及方法，裝置包括相位累加單元模塊、相位幅度轉換單元模塊、DAC電路模塊、射頻處理電路模塊、ADC電路模塊、信號檢測與處理單元模塊、雜散控制單元模塊和雜散校正信號生成單元模塊；方法包括在DDS信號輸出端反饋進行高速采樣，自適應實現寬帶輸出信號的雜散提取和特征分析，獲取雜散信號的頻率、幅度和相位信息，并在信號生成結構內增加輸出N路校正信號或驅動并行DAC輸出N路校正信號，產生同頻、反相和基本等幅的校正信號，通過輸出信號與校正信號的合成實現雜散抑制；其中，N≥1等；本發明實現雜散抑制作用，提升寬帶DDS輸出信號的無虛假動態范圍。

技術領域

本發明涉及直接數字合成器領域，更為具體的，涉及一種基于自適應校正的寬帶信號生成裝置及方法。

背景技術

直接數字合成器(DDS，Direct Digital Synthesizer)廣泛應用在雷達、電子戰、通信、測繪、儀器等領域，通常作為信源或激勵裝置，驅動整個系統的工作。直接數字合成器是從相位的角度出發，利用相位累加器對頻率控制字進行累加得到相位值對應的地址信息，通過相位值的地址映射正余弦函數的幅度值，得到所需波形的數字序列，然后再經過DAC輸出得到模擬波形。

直接數字合成器具有輸出頻率精度高、波形控制容易、相位連續可控、頻率轉換速度快和體積小的優點，非常適合用于軟件無線電等領域，但受限于DAC器件自身和頻率合成體制的制約，該類信號發生器的寬帶無雜散動態范圍(SFDR)相對較低，在部分信噪比要求較高的場合無法直接使用。DDS是基于數字采樣的電路系統，在該采樣電路系統中會因為截斷誤差、量化誤差等、DAC轉換非線性誤差原因引入雜散信號，雜散信號往往會落入我們所需要的頻段帶寬內，從而導致輸出信號的無雜散動態范圍指標較差。

針對DDS雜散產生的機理，國內外做了很多研究提升雜散抑制。為減弱相位截斷帶來的雜散，采用增加相位Dither和幅度Dither方法，通過隨機抖動將階段誤差的能量分散在全頻譜范圍內，避免形成較高的雜散峰值，同時基底噪聲也不會有太大的變化，從而提升雜散抑制性能，該類方法主要對周期信號的截斷效果較好，但對寬帶帶寬范圍內多種機理產生的雜散抑制性能不佳。理想的DAC具有線性特性，能將輸入的頻率控制字以固定的比例系數轉換成射頻輸出，受DAC器件設計性能、電源、時鐘泄露等因素影響實際的DAC具有非線性特性和瞬間毛刺，對該類雜散國內外主要采用平衡DAC或對部分預知信號(如諧波)的校正方法，該類方法對頻率、相位和幅度的控制較為依賴預知性和穩定性，校正的方法費時費力，抑制雜散點有限，不適用于寬帶應用。此外，還有部分研究人員從選擇電源紋波較小的線性電源和質量較好的參考時鐘信號，通過優化濾波器和電磁兼容性設計等方面設計，并合理選擇好輸出頻段取得較為不錯的結果，但對寬帶任意頻點的設計輸出效果依然不佳。

發明內容

本發明的目的在于克服現有技術的不足，提供一種基于自適應校正的寬帶信號生成裝置及方法，實現寬帶輸出信號的雜散特征參數自適應提取，實現雜散抑制作用，提升寬帶DDS輸出信號的無虛假動態范圍。

本發明的目的是通過以下方案實現的：