[發(fā)明專利]用于多線程式模式中的功率降低的方法和裝置

在審

• 申請?zhí)枺?/td>: 202010836401.6
• 申請日: 2016-09-21
• 公開（公告）號(hào): CN112114934A
• 公開（公告）日: 2020-12-22
• 發(fā)明（設(shè)計(jì)）人: 安東尼·J·比貝爾
• 申請（專利權(quán)）人: 超威半導(dǎo)體公司
• 主分類號(hào): G06F9/455
• 分類號(hào): G06F9/455;G06F9/50
• 代理公司: 上海勝康律師事務(wù)所 31263
• 代理人: 李獻(xiàn)忠;張華

1.一種多線程內(nèi)容可尋址存儲(chǔ)器(CAM)設(shè)備，其包括：

第一輸入端，所述第一輸入端被配置為接收對(duì)應(yīng)于第一線程的第一虛擬地址；

第二輸入端，所述第二輸入端被配置為接收對(duì)應(yīng)于第二線程的第二虛擬地址；

寄存器組，所述寄存器組包括多個(gè)寄存器，每個(gè)寄存器被配置為存儲(chǔ)映射到多個(gè)物理地址中的一者的二進(jìn)制字；

第一比較器組，所述第一比較器組包括第一多個(gè)比較器，每個(gè)比較器以完全關(guān)聯(lián)配置聯(lián)接到所述多個(gè)寄存器中的一者，其中所述第一多個(gè)比較器中的每一個(gè)被配置為當(dāng)所述第一線程啟用且有效時(shí)接收所述第一虛擬地址并且當(dāng)所述第一線程停用或無效時(shí)接收前一第一虛擬地址，其中所述前一第一虛擬地址是上次所述第一線程啟用且有效時(shí)所述第一輸入端所接收的所述第一虛擬地址；以及

第二比較器組，所述第二比較器組包括第二多個(gè)比較器，每個(gè)比較器以所述完全關(guān)聯(lián)配置聯(lián)接到所述多個(gè)寄存器中的一者，其中所述第二多個(gè)比較器中的每一個(gè)被配置為當(dāng)所述第二線程啟用且有效時(shí)接收所述第二虛擬地址并且當(dāng)所述第二線程停用或無效時(shí)接收前一第二虛擬地址，其中所述前一第二虛擬地址是上次所述第二線程啟用且有效時(shí)所述第二輸入端所接收的所述第二虛擬地址。

2.如權(quán)利要求1所述的多線程CAM設(shè)備，其中，所述第一比較器組與所述第二比較器組分開，并且等同于所述第二比較器組。

3.如權(quán)利要求1所述的多線程CAM設(shè)備，其中：

所述第一多個(gè)比較器中的每一個(gè)被配置為當(dāng)所述第一線程停用或無效時(shí)，維持對(duì)應(yīng)于輸入到所述第一比較器組的所述前一第一虛擬地址的第一輸入狀態(tài)，并且

所述第二多個(gè)比較器中的每一個(gè)被配置為當(dāng)所述第二線程停用或無效時(shí)，維持對(duì)應(yīng)于輸入到所述第二比較器組的所述前一第二虛擬地址的第二輸入狀態(tài)。

4.如權(quán)利要求1所述的多線程CAM設(shè)備，其中：

所述第一多個(gè)比較器中的每一個(gè)被配置為比較基于所述第一線程的啟用狀態(tài)的所述第一虛擬地址和所述前一第一虛擬地址中的一者跟與其相關(guān)聯(lián)的寄存器中所存儲(chǔ)的二進(jìn)制字，以用于確定第一匹配是否存在，并且所述第一比較器組被配置為輸出所述第一多個(gè)比較器的第一比較結(jié)果，并且

所述第二多個(gè)比較器中的每一個(gè)被配置為比較基于所述第二線程的啟用狀態(tài)的所述第二虛擬地址和所述前一第二虛擬地址中的一者跟與其相關(guān)聯(lián)的所述寄存器中所存儲(chǔ)的所述二進(jìn)制字，以用于確定第二匹配是否存在，并且所述第二比較器組被配置為輸出所述第二多個(gè)比較器的第二比較結(jié)果。

5.如權(quán)利要求4所述的多線程CAM設(shè)備，其還包括：

第一邏輯部件，所述第一邏輯部件聯(lián)接到所述第一比較器組的第一多個(gè)匹配線路；以及

第二邏輯部件，所述第二邏輯部件聯(lián)接到所述第二比較器組的第二多個(gè)匹配線路，

其中，所述第一邏輯部件被配置為基于在所述第一多個(gè)匹配線路上接收的所述第一比較結(jié)果而輸出第一總結(jié)命中指示，并且

所述第二邏輯部件被配置為基于在所述第二多個(gè)匹配線路上接收的所述第二比較結(jié)果而輸出第二總結(jié)命中指示。

6.如權(quán)利要求5所述的多線程CAM設(shè)備，其中：

所述第一總結(jié)命中指示指出在所述第一多個(gè)比較器中的至少一個(gè)將所述第一虛擬地址跟與其相關(guān)聯(lián)的所述寄存器中所存儲(chǔ)的所述二進(jìn)制字匹配的情況下，所述第一匹配存在，并且

所述第二總結(jié)命中指示指出在所述第二多個(gè)比較器中的至少一個(gè)使所述第二虛擬地址跟與其相關(guān)聯(lián)的所述寄存器中所存儲(chǔ)的所述二進(jìn)制字匹配的情況下，所述第二匹配存在。

7.如權(quán)利要求5所述的多線程CAM設(shè)備，其還包括：

邏輯電路，所述邏輯電路被配置為接收所述第一總結(jié)命中指示和所述第二總結(jié)命中指示，并且輸出最終結(jié)果，

其中，每次所述第一線程和所述第二線程中的一者啟用，并且在所述第一線程啟用的情況下所述最終結(jié)果是所述第一總結(jié)命中指示，并且在所述第二線程啟用的情況下所述最終結(jié)果是所述第二總結(jié)命中指示。