[發明專利]隔離結構的形成方法

在審

• 申請號: 202010831195.X
• 申請日: 2020-08-18
• 公開（公告）號: CN111900125A
• 公開（公告）日: 2020-11-06
• 發明（設計）人: 梁金娥
• 申請（專利權）人: 華虹半導體（無錫）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

本申請公開了一種隔離結構的形成方法，包括：在緩沖層上形成硬掩模層，緩沖層形成于晶圓上；去除晶圓的邊緣區域的硬掩模層和緩沖層，邊緣區域是從晶圓的邊緣向內延伸至預定深度的環形區域；通過光刻工藝對目標區域進行刻蝕，去除目標區域的緩沖層和硬掩模層形成溝槽，目標區域是晶圓上隔離結構對應的區域；在晶圓上形成氧化層，氧化層填充溝槽；通過CMP工藝去除緩沖層和硬掩模層，溝槽中的氧化層形成隔離結構。本申請通過在緩沖層上形成硬掩模層后，去除在溝槽刻蝕步驟中難以去除的邊緣區域的的硬掩模層，解決了在CMP工藝中由于邊緣區域的硬掩模層脫落產生顆粒物造成的刮傷問題，提高了器件的可靠性和制造良率。

技術領域

本申請涉及半導體制造技術領域，具體涉及一種隔離結構的形成方法。

背景技術

在隔離結構(例如淺槽隔離(shallow trench isolation，STI)結構、臺階型柵氧(step oxide)以及硅局部氧化隔離(local oxidation of silicon，LOCOS)結構等)的形成過程中，在形成介質層后，需要通過化學機械研磨(chemical mechanical polishing，CMP)工藝對隔離結構溝槽以外的介質層進行去除。

然而，在隔離結構的形成過程中，CMP工藝往往會造成晶圓表面的刮傷(scratch)現象，從而導致器件的可靠性較差，良率較低。

發明內容

本申請提供了一種隔離結構的形成方法，可以解決相關技術中提供的隔離結構的可靠性較差，良率較低的問題。

一方面，本申請實施例提供了一種隔離結構的形成方法，包括：

在緩沖層上形成硬掩模層，所述緩沖層形成于晶圓上；

去除所述晶圓的邊緣區域的硬掩模層和緩沖層，所述邊緣區域是從所述晶圓的邊緣向內延伸至預定深度的環形區域；

通過光刻工藝對目標區域進行刻蝕，去除所述目標區域的緩沖層和硬掩模層形成溝槽，所述目標區域是所述晶圓上所述隔離結構對應的區域；

在所述晶圓上形成氧化層，所述氧化層填充所述溝槽；

通過CMP工藝去除所述緩沖層和所述硬掩模層，所述溝槽中的氧化層形成所述隔離結構。

可選的，所述硬掩模層包括氮化硅(SiN)層。

可選的，所述去除所述晶圓的邊緣區域的硬掩模層和緩沖層，包括：

依次通過干法刻蝕工藝和濕法刻蝕工藝去除所述邊緣區域的硬掩模層和緩沖層。

可選的，所述在所述晶圓上形成氧化層，包括：

通過高密度等離子體沉積(high density plasma，HDP)工藝在所述晶圓上沉積形成所述氧化層。

可選的，所述在所述晶圓上形成氧化層，包括：

通過高寬比沉積(high aspect ratio process，HARP)工藝在所述晶圓上沉積形成所述氧化層。

可選的，所述在所述晶圓上形成氧化層，包括：

通過流動化學氣相沉積(flowable chemical vapor deposition，FCVD)工藝在所述晶圓上沉積形成所述氧化層。

可選的，所述通過光刻工藝對目標區域進行刻蝕，包括：

在所述晶圓上懸涂光阻；

對所述光阻進行去膠邊處理，去除所述晶圓的邊緣向內延伸至1.5毫米(mm)至3毫米范圍的光阻；

對所述目標區域依次進行曝光和顯影，去除所述目標區域的光阻；