[發(fā)明專利]半導(dǎo)體存儲裝置

在審

• 申請?zhí)枺?/td>: 202010830929.2
• 申請日: 2020-08-18
• 公開（公告）號: CN112750488A
• 公開（公告）日: 2021-05-04
• 發(fā)明（設(shè)計）人: 前嶋洋
• 申請（專利權(quán)）人: 鎧俠股份有限公司
• 主分類號: G11C16/04
• 分類號: G11C16/04;G11C16/08;G11C16/24;G11C16/26
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責任公司 11287
• 代理人: 張世俊

實施方式提供一種能夠抑制消耗電力的半導(dǎo)體存儲裝置。實施方式的半導(dǎo)體存儲裝置具備存儲器部及電路部。存儲器部包含：第1及第2存儲單元；第1字線，在第1方向上延伸，連接于第1存儲單元的柵極；第2字線，在第1方向上延伸，連接于第2存儲單元的柵極；第1位線，在與第1方向不同的第2方向上延伸，連接于第1存儲單元；第2位線，在第2方向上延伸，連接于第2存儲單元；第1接合金屬，相對于第1位線位于與第1及第2方向不同的第3方向上的一側(cè)，連接于第1位線；以及第2接合金屬，相對于第2位線位于第3方向上的一側(cè)，連接于第2位線。電路部包含：第1及第2感測放大器；第1鎖存電路；第1配線，連接于第1感測放大器、第2感測放大器及第1鎖存電路；第3接合金屬，相對于第1感測放大器位于第3方向上的另一側(cè)，與第1感測放大器連接，且與第1接合金屬對向接合；以及第4接合金屬，相對于第2感測放大器位于第3方向上的另一側(cè)，與第2感測放大器連接，且與第2接合金屬對向接合。

[相關(guān)申請]

本申請享有以日本專利申請2019-196382號(申請日：2019年10月29日)為基礎(chǔ)申請的優(yōu)先權(quán)。本申請通過參照該基礎(chǔ)申請而包含基礎(chǔ)申請的全部內(nèi)容。

技術(shù)領(lǐng)域

實施方式涉及一種半導(dǎo)體存儲裝置。

背景技術(shù)

已知有能夠非易失地存儲數(shù)據(jù)的NAND(Not And，與非)型閃存。

發(fā)明內(nèi)容

實施方式提供一種能夠抑制消耗電力的半導(dǎo)體存儲裝置。

實施方式的半導(dǎo)體存儲裝置具備存儲器部及電路部。存儲器部包含：第1及第2存儲單元；第1字線，在第1方向上延伸，連接于第1存儲單元的柵極；第2字線，在第1方向上延伸，連接于第2存儲單元的柵極；第1位線，在與第1方向不同的第2方向上延伸，連接于第1存儲單元；第2位線，在第2方向上延伸，連接于第2存儲單元；第1接合金屬，相對于第1位線位于與第1及第2方向不同的第3方向上的一側(cè)，連接于第1位線；以及第2接合金屬，相對于第2位線位于第3方向上的一側(cè)，連接于第2位線。電路部包含：第1及第2感測放大器；第1鎖存電路；第1配線，連接于第1感測放大器、第2感測放大器及第1鎖存電路；第3接合金屬，相對于第1感測放大器位于第3方向上的另一側(cè)，與第1感測放大器連接，且與第1接合金屬對向接合；以及第4接合金屬，相對于第2感測放大器位于第3方向上的另一側(cè)，與第2感測放大器連接，且與第2接合金屬對向接合。

附圖說明

圖1是第1實施方式的半導(dǎo)體存儲裝置的框圖。

圖2是第1實施方式的半導(dǎo)體存儲裝置具備的存儲單元陣列、感測放大器模塊、及行解碼器模塊的詳細的框圖。

圖3是表示第1實施方式的半導(dǎo)體存儲裝置具備的存儲單元陣列的電路構(gòu)成的一例的電路圖。

圖4是表示第1實施方式的半導(dǎo)體存儲裝置具備的感測放大器模塊的電路構(gòu)成的一例的電路圖。

圖5是表示第1實施方式的半導(dǎo)體存儲裝置中的感測放大器組件的電路構(gòu)成的一例的電路圖。

圖6是表示第1實施方式的半導(dǎo)體存儲裝置具備的行解碼器模塊的電路構(gòu)成的一例的電路圖。

圖7是表示第1實施方式的半導(dǎo)體存儲裝置的構(gòu)造的一例的立體圖。

圖8是表示第1實施方式的半導(dǎo)體存儲裝置具備的存儲器芯片的平面布局的一例的俯視圖。

圖9是表示第1實施方式的半導(dǎo)體存儲裝置具備的存儲器芯片的存儲器區(qū)域中的平面布局的一例的俯視圖。

圖10表示第1實施方式的半導(dǎo)體存儲裝置具備的存儲器芯片的存儲器區(qū)域中的截面構(gòu)造的一例，是沿著圖9的X-X線的剖視圖。

圖11表示第1實施方式的半導(dǎo)體存儲裝置中的存儲器柱的截面構(gòu)造的一例，是沿著圖10的XI-XI線的剖視圖。