[發明專利]半導體設備封裝和其制造方法

在審

• 申請號: 202010824723.9
• 申請日: 2020-08-17
• 公開（公告）號: CN113130417A
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 鐘明峰;王陳肇;郭宏鈞
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/48;H01L23/528
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蕭輔寬

本揭露關于一種半導體設備封裝及其制造方法。所述半導體設備封裝包含襯底、第一電路層和第二電路層。所述第一電路層安置在所述襯底上。所述第一電路層具有多個介電層和穿透所述介電層并電連接到所述襯底的第一通孔。所述第二電路層安置在所述第一電路層上。所述第二電路層具有多個介電層和穿透所述介電層并電連接到所述第一電路層的第二通孔。

技術領域

本公開涉及一種半導體設備封裝和其制造方法，并且涉及一種具有互連結構的半導體設備封裝和其制造方法。

背景技術

隨著電子工業的快速發展和半導體加工技術的進步，半導體芯片與增加數量的電子組件集成在一起以實現更好的電性能和更多的功能。因此，半導體芯片設置有更多的輸入/輸出(I/O)連接。為了制造包含具有增加數量的I/O連接的半導體芯片的半導體封裝，用于承載半導體芯片的半導體襯底的電路層可以相應地增加。因此，半導體襯底的厚度可以相應地增加，并且半導體襯底的產率可以減少。

發明內容

在一些實施例中，一種半導體設備封裝包含襯底、第一電路層和第二電路層。所述第一電路層安置在所述襯底上。所述第一電路層具有多個介電層和穿透所述介電層并電連接到所述襯底的第一通孔。所述第二電路層安置在所述第一電路層上。所述第二電路層具有多個介電層和穿透所述介電層并電連接到所述第一電路層的第二通孔。

在一些實施例中，一種半導體設備封裝包含較低密度襯底和第一較高密度襯底。所述第一較高密度襯底安置在所述較低密度襯底上。所述第一較高密度襯底具有多個介電層和至少部分地被所述介電層覆蓋的多個互連層。所述第一較高密度襯底包含第一通孔，所述第一通孔穿透所述介電層并將所述第一較高密度襯底與所述較低密度襯底電連接。所述第一通孔的寬度與所述第一通孔的高度之比等于或小于1:2。

在一些實施例中，一種制造半導體設備封裝的方法包含：(a)提供襯底；(b)通過第一粘合層將第一電路層連接到所述襯底，所述第一電路層具有多個介電層；以及(c)形成穿透所述第一電路層的所述介電層以及所述第一粘合層以電連接到所述襯底的第一通孔。所述第一通孔的寬度:所述第一通孔的高度小于1:2。

附圖說明

當與附圖一起閱讀以下詳細描述時，根據以下詳細描述最好地理解本公開的實施例的各方面。注意，各種結構可能未按比例繪制，并且為了討論的清楚起見，可以任意增加或減小各種結構的尺寸。

圖1展示了根據本公開的一些實施例的半導體設備封裝的橫截面視圖。

圖2展示了根據本公開的一些實施例的圖1所展示的半導體設備封裝的一部分的放大視圖。

圖3展示了根據本公開的一些實施例的圖1所展示的半導體設備封裝的一部分的放大視圖。

圖4展示了根據本公開的一些實施例的圖1所展示的半導體設備封裝的一部分的放大視圖。

圖5展示了根據本公開的一些實施例的圖1所展示的半導體設備封裝的一部分的放大視圖。

圖6A、圖6B、圖6C、圖6D、圖6E、圖6F、圖6G和圖6H展示了根據本公開的一些實施例的用于制造半導體設備封裝的方法的實例的一或多個階段。

具體實施方式

貫穿附圖和詳細描述，使用相同的附圖標記來指示相同或類似的組件。根據以下結合附圖進行的詳細描述將容易理解本公開的實施例。