[發明專利]一種數據傳輸方法、裝置及電子設備和存儲介質

在審

• 申請號: 202010820068.X
• 申請日: 2020-08-14
• 公開（公告）號: CN111930677A
• 公開（公告）日: 2020-11-13
• 發明（設計）人: 王媛麗;王江為;楊樂
• 申請（專利權）人: 山東云海國創云計算裝備產業創新中心有限公司
• 主分類號: G06F15/17
• 分類號: G06F15/17
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 史翠

本申請公開了一種數據傳輸方法、裝置及一種電子設備和計算機可讀存儲介質，該方法包括：在所述FPGA中所有kernel端口中確定需要輸出數據的kernel端口為待輸出kernel端口；確定上一次數據輸出的kernel端口為第一目標kernel端口，并在除所述第一目標kernel端口之外的待輸出kernel端口中確定輪詢方向上與所述第一目標kernel端口距離最近的待輸出kernel端口為第二目標kernel端口；記錄所述第二目標kernel端口為本次數據輸出的kernel端口，并輸出所述第二目標kernel端口對應的數據。本申請提供的數據傳輸方法，提高了FPGA異構加速平臺算法處理效率。

技術領域

本申請涉及計算機技術領域，更具體地說，涉及一種數據傳輸方法、裝置及一種電子設備和一種計算機可讀存儲介質。

背景技術

隨著大數據、物聯網、移動互聯、云計算等技術的蓬勃發展，大量的數據需要高效的實時處理分析，基于FPGA(中文全稱：現場可編程邏輯門陣列，英文全稱：FieldProgrammable Gate Array)的異構平臺可以提高數據計算效率。FPGA作為一種高性能、低功耗的可編程芯片，可以從CPU卸載大量需要計算數據到kernel(核心)中進行計算處理。由于FPGA支持多個kernel并行計算，因此在計算完成后需要合理調度各kernel端口數據傳輸給CPU，提高整體利用帶寬。

在相關技術中，可以采用固定優先級調度機制或輪詢循環調度機制，對于固定優先級調度機制，可能造成在多個kernel端口同時有數據輸出時，只有優先級高的端口才允許輸出，最低優先級的端口可能一直不允許輸出。對于輪詢循環調度機制，可能造成在帶寬分配上不均勻，多個kernel端口不能擁有相等的帶寬資源，FPGA異構加速計算效率較低。

因此，如何提高FPGA異構加速的計算效率是本領域技術人員需要解決的技術問題。

發明內容

本申請的目的在于提供一種數據傳輸方法、裝置及一種電子設備和一種計算機可讀存儲介質，提高了FPGA異構加速的計算效率。

為實現上述目的，本申請提供了一種數據傳輸方法，應用于FPGA，所述方法包括：

在所述FPGA中所有kernel端口中確定需要輸出數據的kernel端口為待輸出kernel端口；

確定上一次數據輸出的kernel端口為第一目標kernel端口，并在除所述第一目標kernel端口之外的待輸出kernel端口中確定輪詢方向上與所述第一目標kernel端口距離最近的待輸出kernel端口為第二目標kernel端口；

記錄所述第二目標kernel端口為本次數據輸出的kernel端口，并輸出所述第二目標kernel端口對應的數據。

其中，所述確定上一次數據輸出的kernel端口為第一目標kernel端口，包括：

若本次數據輸出為首次數據輸出，則將所述FPGA中第一個kernel端口確定為所述第一目標kernel端口。

其中，在所述FPGA中所有kernel端口中確定需要輸出數據的kernel端口為待輸出kernel端口，包括：

接收待輸出kernel端口的請求信號，并將接收到的請求信號對應的kernel端口確定為待輸出kernel端口。

其中，還包括：

保持除所述第二目標kernel端口之外的待輸出kernel端口對應的請求信號為高電平；

將所述第二目標kernel端口對應的請求信號設置為低電平，并在輸出所述第二目標kernel端口對應的數據的過程中保持所述第二目標kernel端口對應的響應信號為高電平。