[發明專利]數字感知器裝置及操作數字感知器裝置的方法

在審

• 申請號: 202010819961.0
• 申請日: 2020-08-14
• 公開（公告）號: CN114078519A
• 公開（公告）日: 2022-02-22
• 發明（設計）人: 王立中
• 申請（專利權）人: 芯立嘉集成電路（杭州）有限公司
• 主分類號: G11C15/04
• 分類號: G11C15/04;G11C11/419;G11C7/10
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 單曉雙;董驍毅

1.一種數字感知器裝置，其特征在于，包含：

一易失性內容存儲器陣列，具有m行×n列個第一存儲器元件，用以平行比較一個n位輸入符號以及m個n位內容符號，其中所述m個n位內容符號預存于所述m行的第一存儲器元件之中，其中各行的第一存儲器元件產生一指示信號以表示所述n位輸入符號是否匹配其預存的n位內容符號；

一檢測及驅動電路，根據m個指示信號及所述易失性內容存儲器陣列中m條第一字線上的m個第一切換信號，分別施加m個第二切換信號至一易失性回應存儲器陣列的m條第二字線；以及

所述易失性回應存儲器陣列，具有m行×q列個第二存儲器元件，其中所述m行的第二存儲器元件分別預存m個q位回應符號，其中當一行的第二存儲器元件接收到一啟動的第二切換信號時，所述行的第二存儲器元件被接通以輸出其預存的q位回應符號當作一個q位輸出符號。

2.如權利要求1所述的數字感知器裝置，其特征在于，當所有的第二切換信號都失效時，所述易失性回應存儲器陣列不會輸出任何q位回應符號。

3.如權利要求1所述的數字感知器裝置，其特征在于，所述檢測及驅動電路回應一第一控制信號、所述m個指示信號以及所述m個第一切換信號，啟動所述m個第二切換信號中的一個或零個第二切換信號以及啟動一匹配信號，其中所述第一控制信號被啟動以啟動所述數字感知器裝置，以及其中當所述n位輸入符號匹配所述m個n位內容符號之一時，所述匹配信號被啟動。

4.如權利要求3所述的數字感知器裝置，其特征在于，所述檢測及驅動電路包含m個感測元件，各感測元件包含：

一匹配檢測器，用來接收所述第一控制信號及一對應指示信號，以產生一感測信號；

一正反器，連接在所述匹配檢測器及一驅動單元之間，用以回應所述第一控制信號以儲存所述感測信號；以及

所述驅動單元，用以回應所述感測信號及一對應第一字線上的一對應第一切換信號，啟動一對應第二切換信號。

5.如權利要求4所述的數字感知器裝置，其特征在于，各匹配檢測器包含：

一第一PMOS裝置，連接在一數字電壓軌以及一第一連接節點之間，其中，所述數字電壓軌具有一數字電壓以及所述第一連接節點接收一對應指示信號，其中所述第一PMOS裝置的柵極接收所述第一控制信號；

一第二PMOS裝置，連接在所述數字電壓軌以及一第二連接節點之間，其中所述第二PMOS裝置的柵極連接所述第一連接節點；

一反相器，連接在所述第一連接節點及所述正反器之間，用以將所述對應指示信號反相為所述感測信號；以及

一電容器，連接在所述第一連接節點及一接地節點之間；

其中所有匹配檢測器的第二連接節點相連接以產生所述匹配信號。

6.如權利要求3所述的數字感知器裝置，其特征在于，更包含：

一輸入匯流排，接收所述n位輸入信號；以及

一輸入緩沖器及驅動單元，連接于所述易失性內容存儲器陣列的n個互補搜尋線對以及所述輸入匯流排之間，用以根據所述第一控制信號，暫存并驅動所述n位輸入信號至所述n個互補搜尋線對。

7.如權利要求3所述的數字感知器裝置，其特征在于，更包含：

一輸出匯流排；以及

一輸出緩沖器及驅動單元，位于所述易失性回應存儲器陣列的q個互補第二位線對以及所述輸出匯流排之間，用以暫存所述q位輸出符號以及驅動所述q位輸出符號至所述輸出匯流排，其中所述輸出緩沖器及驅動單元是否電氣連接至所述易失性回應存儲器陣列的q個互補第二位線對取決于所述第一控制信號，以及其中所述輸出緩沖器及驅動單元是否電氣連接至所述輸出匯流排取決于所述匹配信號。