[發明專利]探測器讀取系統的高精度絕對時間和系統同步方法

有效

• 申請號: 202010812928.5
• 申請日: 2020-08-13
• 公開（公告）號: CN111970077B
• 公開（公告）日: 2023-03-10
• 發明（設計）人: 段然;劉聰展;李正偉;李菂;張馨心;牛晨輝
• 申請（專利權）人: 中國科學院國家天文臺
• 主分類號: H04J3/06
• 分類號: H04J3/06;H04L7/00;G01S19/39;G01R29/08
• 代理公司: 北京云科知識產權代理事務所(特殊普通合伙) 11483
• 代理人: 張飆

1.一種大規模亞毫米波探測器讀取系統的高精度絕對時間和系統同步方法，其特征在于，將GPS、頻率標準儀器和網絡獲取Unix時間戳三者相結合，所述方法包括以下步驟：

從GPS接收器得到1-PPS信號，發送給頻率標準儀器調整脈沖，得到嚴格的脈沖上升沿；

同時在FPGA上的Linux系統里獲取網絡時間，觸發板上時間戳程序，開始計時；

當數據輸出時就可得到穩定而且準確的時間戳進行打包；

使用分配放大器來生成1-PPS和10MHz信號的16個副本，并將其復制到各個探測器讀取單元，使用源自GPS的1-PPS信號來確保與望遠鏡指向的時間流精確同步，并精確絕對時間，實現時間樣本與絕對時間基準的同步；

10MHz標準被鎖定到1-PPS信號，一個GPS產生的1PPS有兩個作用，通知FPGA從網絡上獲取Unix時間和啟動小數秒的計數器；

整數秒計數器的值加上Unix時間戳最新的秒數，可以得到最新的整數秒數，同時將小數秒計數器上的值，乘以2ns就可以得到小數秒，將整數秒加上小數秒，就得到每個數據包的最準確的時間戳，精度可以達到納秒級；

其中絕對時間和系統同步方法的數據流程包括：啟動時間寄存器：用來存儲啟動時間；

數值比較器：當收入的信號a＝b時輸出數值；

Unix時間寄存器：unix時間是絕對時間；

第一加法器：輸出a+b的結果；

數據類型轉換器；

第二加法器：輸出a+b的結果；

計數器：不間斷的輸出連續增值的數值，直到收到重置的信號；

第一設計環境轉換：從Xilinx的FPGA設計環境到Matlab的仿真環境；

乘法器：輸出相乘的結果；

設計環境轉換：從Matlab的仿真環境到Xilinx的FPGA設計環境；

數據類型轉換器；

第二設計環境轉換：從Xilinx的FPGA設計環境到Matlab的仿真環境；

外部設計模塊的鏈接；

當模擬數據從饋源流出的時候，經過多級放大器和衰減器，和混頻器、濾波器以后，發送給兩塊高性能ADC模塊，以3GHz帶寬采樣，12bit量化，然后將數據分為多通道送給ROACH板，做并行FFT處理，處理后的數據存儲到FPGA板上存儲空間。

2.根據權利要求1所述的大規模亞毫米波探測器讀取系統的高精度絕對時間和系統同步方法，其特征在于，存儲模式采用兩個緩沖模塊，進行交替存儲，當一個緩沖模塊存滿以后，FPGA就選擇另一個緩沖模塊進行存儲，并且將第一個緩沖模塊中的數據送給10Gbe網口緩沖區輸出，送到后端基于CPU或者GPU的數據采集系統進行存儲或者處理；在整個工作過程中，1PPS秒脈沖信號貫穿始終，當GPS接收機接收到普通的秒脈沖信號后，送到頻率標準儀器中，調整并形成整齊的秒脈沖信號，從ADC輸入，然后送給ROACH板的同步信號端口，達到模塊之間的同步目的。

3.根據權利要求2所述的大規模亞毫米波探測器讀取系統的高精度絕對時間和系統同步方法，其特征在于，對ADC和DAC芯片都使用外部時鐘，將ADC的外部時鐘用于FPGA；IF板直接使用10MHz標準來生成LO和FPGA/ADC/DAC時鐘。

4.根據權利要求3所述的大規模亞毫米波探測器讀取系統的高精度絕對時間和系統同步方法，其特征在于，為了同步系統，在ADC板上設置一個同步端口，該端口通過ADC和DAC板使用的同一Zdok連接器提供從GPS設備生成的外部1-PPS信號到FPGA架構的鏈接。

5.根據權利要求4所述的大規模亞毫米波探測器讀取系統的高精度絕對時間和系統同步方法，其特征在于，1-PPS TTL信號在IF板上接收，并通過ADC/DAC板和ROACH板發送到FPGA，在FPGA上提供一個邏輯信號，所述邏輯信號在相對于絕對時間的精確秒邊界上具有上升沿。