[發(fā)明專利]基于高層次綜合的國密算法SM4加速處理方法及系統(tǒng)

有效

• 申請?zhí)枺?/td>: 202010801081.0
• 申請日: 2020-08-11
• 公開（公告）號: CN111914307B
• 公開（公告）日: 2022-10-14
• 發(fā)明（設計）人: 劉國霄;鞠雷;王悅;魏普文;申兆巖
• 申請（專利權）人: 山東大學
• 主分類號: G06F21/76
• 分類號: G06F21/76;G06F30/20;G06F115/08
• 代理公司: 濟南圣達知識產(chǎn)權代理有限公司 37221
• 代理人: 黃海麗

本公開公開了基于高層次綜合的國密算法SM4加速處理方法及系統(tǒng)，F(xiàn)PGA對發(fā)送到服務器的待國密算法處理的數(shù)據(jù)包進行處理，在FPGA上布置好HLS生成的SM4加密的IP核，使用python對IP核進行調用，并且封裝成為SM4加密函數(shù)；FPGA從服務器內存中將待國密算法處理的數(shù)據(jù)包進行讀取；通過python對SM4加密函數(shù)進行調用，實現(xiàn)待國密算法處理的數(shù)據(jù)包的處理，形成經(jīng)國密算法處理后的數(shù)據(jù)包；FPGA將經(jīng)過國密算法處理后的數(shù)據(jù)包傳送給服務器的內存。

技術領域

本申請涉及國密算法嵌入式技術領域，特別是涉及基于高層次綜合的國密算法SM4加速處理方法及系統(tǒng)。

背景技術

本部分的陳述僅僅是提到了與本申請相關的背景技術，并不必然構成現(xiàn)有技術。

國密算法是國家密碼局制定標準的一系列算法。其中包括了對稱加密算法，橢圓曲線非對稱加密算法，雜湊算法。具體包括SM3,SM4等。國密算法廣泛應用于數(shù)據(jù)加密、數(shù)字簽名等場景。由于國家對信息安全的重視，國密算法現(xiàn)在被廣泛使用。如何快速、高性能且低功耗的運行國密算法是當前研究的熱點之一。

在商用密碼體系中，SM4主要用于數(shù)據(jù)加密，其算法公開，分組長度與字符串長度互換128位，加密算法與密鑰擴展算法都采用32輪非線性變換結構，S盒為固定的8位輸入8比特輸出。

在從低功耗嵌入式系統(tǒng)到高性能計算體系結構的計算機系統(tǒng)中，現(xiàn)場可編程門陣列(Field-programmable Gate Array，F(xiàn)PGA)成為越來越受歡迎的設計選擇。傳統(tǒng)的帶有寄存器傳輸級別(Register-Transfer Level，RTL)編程的FPGA設計需要大量的體系結構和電路經(jīng)驗，這是容易出錯和耗時的。高級綜合(High-level Synthesis，HLS)工具將C/C++內核編譯為相應的硬件描述語言(Hardware Description Language，HDL)模塊。近年來，HLS工具在復雜FPGA異構系統(tǒng)設計中得到了廣泛的應用，縮短了上市時間，降低了系統(tǒng)設計復雜度。

現(xiàn)有的對SM4實現(xiàn)的硬件平臺有中央處理器(Central Processing Unit，CPU)、專用集成電路(Application Specific Integrated Circuit，ASIC)和現(xiàn)場可編程邏輯門陣列(FPGA)。CPU存在功耗大，加速慢的缺點；ASIC作為專用電路，相比于FPGA其運行速度快且功耗低，但其通用性差、設計困難復雜且成本較高。

針對國密算法SM4在實現(xiàn)速度慢、功耗大、靈活度差等問題，亟需設計國密算法SM4加速實現(xiàn)的方法，以解決國密算法SM4運行速度慢、嵌入式開發(fā)靈活性差以及硬件開發(fā)時間長的問題。

發(fā)明內容

為了解決了解決現(xiàn)有的SM4算法嵌入式平臺靈活度不夠、運行速度慢和硬件開發(fā)時間長的問題，本申請?zhí)峁┝嘶诟邔哟尉C合的國密算法SM4加速處理方法及系統(tǒng)；

第一方面，本申請?zhí)峁┝嘶诟邔哟尉C合的國密算法SM4加速處理方法；

基于高層次綜合的國密算法SM4加速處理方法，對發(fā)送到服務器的待國密算法處理的數(shù)據(jù)包進行處理，包括：

利用高層次綜合HLS通過高級程序語言實現(xiàn)國密算法SM4；對高級程序語言進行仿真處理；

仿真處理正常通過后，進行綜合，得到綜合報告，通過綜合報告觀察國密算法的性能；使用高層次綜合HLS實現(xiàn)對國密算法SM4進行優(yōu)化，通過聯(lián)合仿真，最后導出IP核，從而讓高層次綜合HLS自動實現(xiàn)高級程序語言到硬件語言的轉換，同時對比綜合報告，計算得到國密算法SM4的吞吐量以及加速比；

將IP核加載到Vivado中進行電路的連接，生成控制FPGA的文件，將控制FPGA的文件導入到PYNQ平臺上，從而實現(xiàn)將IP核部署到FPGA上；