[發(fā)明專利]集成電路基板與集成電路基板制造方法

在審

• 申請?zhí)枺?/td>: 202010799860.1
• 申請日: 2020-08-11
• 公開（公告）號: CN111836464A
• 公開（公告）日: 2020-10-27
• 發(fā)明（設計）人: 林佳德;賴程義;王振坤
• 申請（專利權(quán)）人: 日月光半導體（上海）有限公司
• 主分類號: H05K1/02
• 分類號: H05K1/02;H05K3/00;H05K3/06;H05K3/46
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責任公司 11287
• 代理人: 林斯凱

一種集成電路基板。所述集成電路基板包括：輔助定位結(jié)構(gòu)以及偏移偵測結(jié)構(gòu)。所述輔助定位結(jié)構(gòu)用于定義鉆孔位置。所述偏移偵測結(jié)構(gòu)設置于所述輔助定位結(jié)構(gòu)之上，并相對所述輔助定位結(jié)構(gòu)的中心對稱設置。

技術(shù)領(lǐng)域

本申請是有關(guān)一種裝置，詳細來說，是有關(guān)于一種集成電路基板與集成電路基板制造方法。

背景技術(shù)

傳統(tǒng)上，在對電路板，尤其是多層電路板進行鉆孔時，由于鉆孔位置由上層的絕緣層(例如樹脂)和導電層(例如銅層)所覆蓋，無法有效偵測鉆孔位置與預設位置是否偏移。

發(fā)明內(nèi)容

有鑒于此，本申請的目的之一在于提供一種集成電路基板與集成電路基板制造方法。

依據(jù)本申請的一實施例，公開一種集成電路基板。所述集成電路基板包括：輔助定位結(jié)構(gòu)以及偏移偵測結(jié)構(gòu)。所述輔助定位結(jié)構(gòu)用于定義鉆孔位置。所述偏移偵測結(jié)構(gòu)設置于所述輔助定位結(jié)構(gòu)之上，并相對所述輔助定位結(jié)構(gòu)的中心對稱設置。

依據(jù)本申請的一實施例，所述輔助定位結(jié)構(gòu)與所述偏移偵測結(jié)構(gòu)為蝕刻制成結(jié)構(gòu)，并且所述偏移偵測結(jié)構(gòu)包括對稱所述輔助定位結(jié)構(gòu)的所述中心設置的兩條輔助線。

依據(jù)本申請的一實施例，所述兩條輔助線為兩條朝第一方向延伸的平行線。

依據(jù)本申請的一實施例，每一輔助線的線寬在0.075～0.085mm的范圍。

依據(jù)本申請的一實施例，每一輔助線的線寬為0.08mm。

依據(jù)本申請的一實施例，所述兩條輔助線的線距是鉆孔直徑、所述兩條輔助線各一半的線寬以及蝕刻所述兩條輔助線時在第二方向產(chǎn)生的側(cè)蝕量的總和扣除在所述第二方向允許的最大偏移量，其中所述第一方向與所述第二方向垂直。

依據(jù)本申請的一實施例，公開一種集成電路基板。所述集成電路基板包括：基板、第一導電層、絕緣層、第二導電層以及通孔。所述第一導電層形成于所述基板之上。所述第一導電層包括：輔助定位結(jié)構(gòu)以及偏移偵測結(jié)構(gòu)。所述輔助定位結(jié)構(gòu)用于定義鉆孔位置。所述偏移偵測結(jié)構(gòu)設置于所述輔助定位結(jié)構(gòu)之上，并相對所述輔助定位結(jié)構(gòu)的中心對稱設置。所述絕緣層形成于所述第一導電層之上。所述第二導電層形成于所述絕緣層之上。所述通孔貫穿所述基板、所述第一導電層、所述絕緣層以及所述第二導電層。

依據(jù)本申請的一實施例，所述輔助定位結(jié)構(gòu)環(huán)繞所述通孔。

依據(jù)本申請的一實施例，所述偏移偵測結(jié)構(gòu)與所述通孔部分重疊。

依據(jù)本申請的一實施例，公開一種集成電路基板制造方法。所述集成電路基板制造方法包括：在基板上形成第一導電層；對所述第一導電層進行蝕刻工藝以產(chǎn)生圖案化導電層，所述圖案化導電層包括輔助定位結(jié)構(gòu)以及偏移偵測結(jié)構(gòu)，所述輔助定位結(jié)構(gòu)用于定義鉆孔位置，所述偏移偵測結(jié)構(gòu)設置于所述輔助定位結(jié)構(gòu)之上并相對所述輔助定位結(jié)構(gòu)的中心對稱設置；在所述圖案化導電層上依序形成絕緣層及第二導電層；對所述絕緣層及所述第二導電層對應所述輔助定位結(jié)構(gòu)的所述中心位置進行鉆孔作業(yè)以產(chǎn)生通孔；以及依據(jù)所述通孔與所述偏移偵測結(jié)構(gòu)判斷所述通孔是否偏移。

附圖說明

附圖是用來提供對本申請的進一步理解，并且構(gòu)成說明書的一部分，與下面的具體實施方式一起用于解釋本申請，但并不構(gòu)成對本申請的限制。在附圖中：

圖1是依據(jù)本申請一實施例之集成電路基板的俯視視圖。

圖2是依據(jù)本申請一實施例之圖案化結(jié)構(gòu)的俯視視圖。

圖3A至圖3E是依據(jù)本申請一實施例之制造集成電路基板的流程圖。

圖4是依據(jù)本申請一實施例之鉆孔作業(yè)后圖案化導電層的俯視視圖。

圖5是依據(jù)本申請一實施例之集成電路基板制造方法的流程圖。