[發明專利]高介電金屬柵極制造方法

在審

• 申請號: 202010798550.8
• 申請日: 2020-08-11
• 公開（公告）號: CN112038226A
• 公開（公告）日: 2020-12-04
• 發明（設計）人: 白文琦;黃志森;胡展源;張瑜;楊會山
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 張彥敏

本申請提供高介電金屬柵極制造方法，通過在底部阻擋層上形成蓋帽層，則在虛擬多晶硅的去除過程中底部阻擋層被所述蓋帽層保護，然后再去除所述蓋帽層，則在偽柵極結構去除過程中不會消耗底部阻擋層，而不會導致底部阻擋層厚度變薄的問題，從而保證其對Al原子穿透效應的阻礙作用，而保證半導體器件性能，并工藝簡單且易于實現，也無需增加額外光罩。

技術領域

本申請涉及半導體集成電路技術，具體涉及高介電金屬柵極制造方法。

背景技術

在半導體集成電路領域，隨著技術的發展，CMOS組件特征尺寸不斷縮小，柵氧化層的厚度不斷微縮。然而柵氧化層厚度過薄會引發載流子隧穿效應明顯，導致柵極漏電流迅速增加。

高介電金屬柵極結構為包括高介電常數層和金屬柵的柵極結構，通?？s寫為HKMG，可有效增加柵氧化層的物理厚度，從而大幅降低柵氧化層的漏電流。由于高介電氧化物與半導體襯底如硅襯底之間存在費米釘扎效應等界面問題，柵極材料須選擇金屬，因此，柵極與硅基底之間的功函數差會受到金屬材料功函數的影響。所述金屬柵的材料包括Al，Al原子在金屬柵極中的擴散會導致MOSFET器件的閾值電壓難以控制。

在技術上，通常會采用阻擋層(barrier metal)阻止Al原子在金屬堆疊中的擴散，但在現有技術中，占位多晶硅柵極去除(DPR,dummy poly remove)的過程會消耗阻擋層金屬，導致阻擋層厚度變薄，對Al原子穿透效應的阻礙作用隨之變差，從而進一步引起器件變異的行為變差。

發明內容

本申請實施例提供一種高介電金屬柵極制造方法，包括：步驟一、提供半導體襯底，在半導體襯底表面形成柵介質層，所述柵介質層包括高介電常數層和底部阻擋層，所述底部阻擋層位于所述高介電常數層的上部；步驟二、在所述柵介質層表面形成蓋帽層；步驟三、在所述蓋帽層表面形成非晶硅層；步驟四、光刻定義出柵極的形成區域，根據光刻定義進行刻蝕形成偽柵極結構；步驟五、完成偽柵極結構去除之前的金屬柵前工藝步驟，所述金屬柵前工藝步驟包括多次熱處理，所述熱處理會將所述偽柵極結構中的非晶硅層的非晶硅進行晶化并形成虛擬多晶硅；步驟六、去除所述虛擬多晶硅；步驟七、去除所述蓋帽層；以及步驟八、在所述偽柵極結構去除的區域形成金屬柵。

根據一些實施例，所述蓋帽層的材質為氧化硅。

根據一些實施例，采用濕法刻蝕工藝去除所述虛擬多晶硅。

根據一些實施例，先采用干法刻蝕工藝去除部分所述虛擬多晶硅，再采用濕法刻蝕工藝將所述虛擬多晶硅完全去除。

根據一些實施例，在所述虛擬多晶硅的去除過程中底部阻擋層被所述蓋帽層保護。

根據一些實施例，利用包含稀釋氫氟酸溶液的液體將所述蓋帽層刻蝕掉。

根據一些實施例，在所述高介電常數層和半導體襯底之間通常設置由界面層。

根據一些實施例，所述金屬柵前工藝步驟中還包括在所述偽柵極結構的側面形成側墻的步驟。

根據一些實施例，在所述金屬柵前工藝步驟中還包括在所述偽柵極結構的兩側的所述半導體襯底中形成源區和漏區的步驟。

根據一些實施例，所述金屬柵的材料包括Al。

本申請實施例提供的技術方案，通過在底部阻擋層上形成蓋帽層，則在虛擬多晶硅的去除過程中底部阻擋層被所述蓋帽層保護，然后再去除所述蓋帽層，則在偽柵極結構去除過程中不會消耗底部阻擋層，而不會導致底部阻擋層厚度變薄的問題，從而保證其對Al原子穿透效應的阻礙作用，而保證半導體器件性能，并工藝簡單且易于實現，也無需增加額外光罩。

附圖說明