[發明專利]異構智能處理器及電子設備

在審

• 申請號: 202010798223.2
• 申請日: 2020-08-10
• 公開（公告）號: CN111930672A
• 公開（公告）日: 2020-11-13
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 中國科學院計算技術研究所
• 主分類號: G06F15/167
• 分類號: G06F15/167;G06F7/483;G06F9/30
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周天宇

本公開提供一種異構智能處理器及電子設備，所述異構智能處理器包括通用處理器和智能處理器，其中智能處理器包括控制電路和多個運算電路，所述控制電路，用于獲取計算指令，解析所述計算指令得到至少一個操作指令，將所述操作指令發送給所述運算電路，其中，所述操作指令包括COMP流指令，所述COMP流指令包括COMP核內訪存指令，所述COMP核內訪存指令用于在讀寫時控制輸入數據進行數據類型的轉換；所述運算電路，用于根據所述操作指令獲取輸入數據，并執行所述操作指令。可提高數據處理效率。

技術領域

本公開涉及數據處理技術領域，尤其涉及一種異構智能處理器及電子設備。

背景技術

數據處理是神經網絡中進行的必要步驟，而神經網絡運算中通常存在大量的數據，同時現有神經網絡的復雜度越來越高，計算時通常采用功耗消耗巨大的浮點數或定點數乘法計算，數據處理效率低、速度慢。

發明內容

本公開的主要目的在于提供一種異構智能處理器及電子設備，可提高數據處理效率。

為實現上述目的，本公開實施例第一方面提供一種異構智能處理器，其特征在于，所述異構智能處理器包括通用處理器和智能處理器，其中智能處理器包括控制電路和多個運算電路；

所述控制電路，用于獲取計算指令，解析所述計算指令得到至少一個操作指令，將所述操作指令發送給所述運算電路，其中，所述操作指令包括COMP流指令，所述COMP流指令包括COMP核內訪存指令，所述COMP核內訪存指令用于在讀寫時控制輸入數據進行數據類型的轉換；

所述運算電路，用于根據所述操作指令獲取輸入數據，并執行所述操作指令。

可選的，所述COMP流指令具體用于在讀寫時控制輸入數據將數據類型在非勻均數數據類型和其它數據類型之間相互轉換。

可選的，所述數據類型為非均勻數數據類型的數據包括1位符號位、3位指數位、3位尾數位和1位非均勻位；

所述1位符號位，用于表示數據的正負，其中，當所述1位符號位為0時表示正數，當符號位為1時表示負數；

所述3位指數位，用于表示數據的數值，所述3位指數位為無符號定點數，所述數值的范圍從0到7；

所述3位尾數位，用于表示數據的精度，所述3位尾數位為無符號定點數，數值范圍從0到7；

所述1位非均勻位，用于增強有效數據表示精度。

可選的，所述操作指令包括至少一個操作碼和至少一個操作域，所述操作碼用于指示所述操作指令的功能，所述操作域用于指示執行所述操作指令所指向的輸入數據的信息。

可選的，當所述COMP流指令的操作碼為COMPCONFIG時，所述COMP流指令為COMP核內地址配置指令，用于配置核內存儲MEMORY內存空間中讀數據地址和寫數據地址以配合COMP核內訪存指令使用；

所述COMP核內地址配置指令包括READADDR域和WRITEADDR域；

所述READADDR域，用于表示從核內存儲單元讀數據到運算電路的核內內存空間基地址；

所述WRITEADDR域，用于表示從運算電路寫入到核內內存空間基地址。

可選的，所述COMP流指令的操作碼為COMPSTRIDEIO時，所述COMP流指令為COMP核內訪存指令，用于搬運神經網絡數據；

所述COMP核內訪存指令包括READ OP域、READ STRIDE域、READ ITER域、WRITE OP域、WRITE STRIDE域和WRITE ITER域；

所述READ OP域，用于指定數據從內存電路讀取到運算電路內PE矩陣過程中的數據通路上的運算；