[發明專利]異構智能處理器、處理方法及電子設備

在審

• 申請號: 202010798222.8
• 申請日: 2020-08-10
• 公開（公告）號: CN111930671A
• 公開（公告）日: 2020-11-13
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 中國科學院計算技術研究所
• 主分類號: G06F15/167
• 分類號: G06F15/167;G06F7/50;G06N3/06
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周天宇

本公開提供一種異構智能處理器、處理方法及電子設備，該異構智能處理器包括通用處理器和智能處理器，其中，該智能處理器包括：內存電路、直接內存訪問電路、控制電路以及運算電路；內存電路，與控制電路相連，用于存儲神經網絡中模型參數的數據；直接內存訪問電路，與內存電路相連，用于將數據從內存電路搬運到運算電路；控制電路，與直接內存訪問電路和內存電路相連，用于接收所述神經網絡專用的運算指令，并將所述運算指令轉換為可直接控制運算電路、直接內存訪問電路、內存電路的控制信號；運算電路，與直接內存訪問電路相連，用于執行數據類型為非均勻數的數據的運算任務。可提高數據處理效率。

技術領域

本公開涉及數據處理技術領域，尤其涉及一種異構智能處理器、處理方法及電子設備。

背景技術

數據處理是神經網絡中進行的必要步驟，而神經網絡運算中通常存在大量的數據，同時現有神經網絡的復雜度越來越高，計算時通常采用功耗消耗巨大的浮點數或定點數乘法計算，數據處理效率低、速度慢。

發明內容

本公開的主要目的在于提供一種異構智能處理器及電子設備，可提高數據處理效率。

為實現上述目的，本公開實施例第一方面提供一種異構智能處理器，所述異構智能處理器包括通用處理器和智能處理器，其中所述智能處理器包括：內存電路、直接內存訪問電路、控制電路以及運算電路；

所述內存電路，與所述控制電路相連，用于存儲神經網絡中模型參數的數據；

所述直接內存訪問電路，與所述內存電路相連，用于將所述數據從所述內存電路搬運到所述運算電路；

所述控制電路，與所述直接內存訪問電路和所述內存電路相連，用于接收所述神經網絡專用的運算指令，并將所述運算指令轉換為可直接控制所述運算電路、直接內存訪問電路、內存電路的控制信號；

所述運算電路，與所述直接內存訪問電路相連，用于執行數據類型為非均勻數的數據的運算任務。

可選的，所述運算電路包括至少一個子運算電路，所有子運算電路之間通過互聯網絡相連。

可選的，所述子運算電路包括至少一個運算器和至少一個寄存器，所述運算器與所述寄存器相連；

所述運算器，用于讀取所述寄存器中存儲的數據，實現數據的乘累加運算，所述數據的數據類型為非均勻數；

所述寄存器，用于存儲實現所述乘累加運算的數據信息。

可選的，所述寄存器包括謂詞寄存器和操作數寄存器；

所述謂詞寄存器，用于存儲控制所述乘累加運算的的謂詞；

所述操作數寄存器，用于存儲實現所述乘累加運算的操作數；

其中，所述謂詞寄存器可以通過所述直接內存訪問電路訪問和/或通過所述運算器訪問；所述操作數寄存器可以通過互聯網絡互聯的鄰居寄存器訪問和/或通過所述直接內存訪問電路訪問以及所述運算器訪問。

可選的，直接內存訪問電路包括至少一個運算器，所述運算器用于在數據經過所述內存電路和子運算電路的數據通路上，并行完成指定的運算任務，所述運算任務包括數據格式轉換以及浮點數反量化運算；

其中，所述數據格式轉換包括將數據的數據類型轉換為非均勻數。

可選的，所述運算器內部支持定點數算數操作、邏輯操作。

可選的，每個子運算電路可以單獨完成運算任務，和/或，與其它一個或者多個子運算電路一起完成運算任務。

可選的，所述內存電路，還用于接收所述直接內存訪問電路的數據搬運請求；

其中，所述數據搬運請求用于將數據從所述內存電路由所述直接內存訪問電路搬運到子運算電路中。