[發明專利]電路板及其制備方法

在審

• 申請號: 202010797851.9
• 申請日: 2020-08-10
• 公開（公告）號: CN114080088A
• 公開（公告）日: 2022-02-22
• 發明（設計）人: 鄭映秋;彭超;胡先欽
• 申請（專利權）人: 鵬鼎控股（深圳）股份有限公司;慶鼎精密電子（淮安）有限公司
• 主分類號: H05K1/02
• 分類號: H05K1/02;H05K3/00;H05K3/22
• 代理公司: 深圳市賽恩倍吉知識產權代理有限公司 44334
• 代理人: 許春曉

本申請提供一種電路板及其制備方法。所述電路板包括基層和設置于所述基層相對的兩個表面的兩個第一導電線路層。每一所述第一導電線路層包括第一底層線路和第一電鍍銅線路。所述第一底層線路形成于所述基層的表面，所述第一底層線路包括朝向所述基層的第一端部、與所述第一端部相對設置的第二端部以及連接所述第一端部和所述第二端部的第一側面。所述第一電鍍銅線路覆蓋所述第一底層線路的所述第二端部和所述第一側面。本申請可用于制備細線路電路板，不會污染環境且有利于節省原料成本。

技術領域

本申請涉及電路板制備領域，尤其涉及一種細線路電路板及其制備方法。

背景技術

近年來，隨著消費類電子產品市場的不斷發展和成熟，對電路板提出了更高的需求。例如，隨著電子產品朝輕薄短小的趨勢發展，對電路板線路的精細化程度要求也越來越高，因此具有較小線寬的電路板應運而生。此類電路板通常采用減成法和半加成法制得。

減成法為在覆銅基板上電鍍銅，然后通過曝光顯影工藝蝕刻鍍銅層和銅箔層，得到所需導電線路。然而，在蝕刻過程中容易產生側蝕，尤其當電路板所需的線寬/線距較小時，產品良率會大大降低。另一方面，蝕刻過程導致原料銅浪費，而且污染環境。

半加成法為在覆銅基板上覆蓋圖形化干膜，在圖形化干膜的開口中電鍍銅，然后蝕刻未被電鍍銅覆蓋的部分銅箔層，從而得到所需導電線路。雖然半加成法能夠緩解線路側蝕問題，但仍然存在圖形電鍍等容易污染環境的工藝流程。

發明內容

為解決現有技術以上至少一不足之處，有必要提供一種電路板的制備方法。

另，還有必要提供一種根據上述制備方法制得的電路板。

本申請提供一種電路板的制備方法，包括步驟：提供基層；在所述基層的相對兩表面印刷第一感光樹脂層，每一所述第一感光樹脂層包括感光樹脂和設置于感光樹脂中的導電物質，每一所述第一感光樹脂層劃分為第一部分和除所述第一部分之外的第二部分；對所述第一部分進行曝光；顯影以去除所述第二部分，干燥后得到第一底層線路，每一所述第一底層線路包括朝向所述基層的第一端部、與所述第一端部相對設置的第二端部以及連接所述第一端部和所述第二端部的第一側面；及在每一所述第一底層線路的所述第二端部和所述第一側面形成第一電鍍銅線路，每一所述第一底層線路和對應的所述第一電鍍銅線路共同形成第一導電線路層。

在一種可能的實施方式中，所述第二端部的寬度大于所述第一端部的寬度。

在一種可能的實施方式中，所述制備方法還包括在所述基層中開設第一通孔；其中，所述第一感光樹脂層的至少一個還填充于所述第一通孔中，形成電性連接兩個所述第一導電線路層的第一導通部。

在一種可能的實施方式中，還包括：在每一所述第一導電線路層的表面均分別壓合膠層和絕緣層；在每一所述絕緣層和對應的所述膠層中開設第二通孔；在每一所述絕緣層的表面和所述第二通孔中印刷第二感光樹脂層，所述第二感光樹脂層包括感光樹脂和設置于感光樹脂中的導電物質，每一所述第二感光樹脂層劃分為對應所述第二通孔的第三部分和除所述第三部分之外的第四部分；對所述第三部分進行曝光；顯影以去除所述第四部分，干燥后得到第二底層線路，每一所述第二底層線路包括朝向所述基層的第三端部、與所述第三端部相對設置的第四端部以及連接所述第三端部和所述第四端部的第二側面；及在所述第二底層線路的所述第四端部和所述第二側面形成第二電鍍銅線路，所述第二底層線路和所述第二電鍍銅線路共同形成第二導電線路層，其中，位于所述第二通孔中的所述第二感光樹脂層形成電性連接兩個所述第一導電線路層的第二導通部。

在一種可能的實施方式中，所述第一導電線路層的線寬小于20微米，所述第一導電線路層的線距小于20微米或大于1000微米。

在一種可能的實施方式中，所述制備方法還包括：在每一所述第一導電線路層上覆蓋保護層。