[發明專利]插入虛擬邊界單元至集成電路的方法

在審

• 申請號: 202010788237.6
• 申請日: 2020-08-07
• 公開（公告）號: CN112347730A
• 公開（公告）日: 2021-02-09
• 發明（設計）人: 胡偉毅;趙志明;余基業
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06F30/394;G06F30/398
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 聶慧荃;閆華

本公開提供插入虛擬邊界單元至集成電路的方法。該方法包括：將多個宏碼和一頂部通道合并成集成電路的布局圖。頂部通道是設置在宏碼之間，并填充有多個第一虛擬邊界單元。各宏碼都包含一宏碼邊界以及由宏碼邊界包圍的主要圖案。該方法還包括：用多個第二虛擬邊界單元替換頂部通道內和宏碼的第一和第二宏碼之間的第一虛擬邊界單元。第一和第二宏碼的宏碼邊界是由第二虛擬邊界單元所形成。第一虛擬邊界單元內虛擬圖案的第一柵極長度大于第二虛擬邊界單元內虛擬圖案的第二柵極長度。第一虛擬邊界單元和第二虛擬邊界單元具有相同的尺寸。

技術領域

本發明實施例涉及插入虛擬單元的方法，且特別涉及插入虛擬邊界單元至集成電路的方法。

背景技術

通常，電路設計者追求在半導體芯片的制造過程中使元件劣化最小化的電路設計。減少元件劣化的一種方法是使用虛擬單元(dummy cell)。虛擬單元可包括一或多個物理層，且那些層是浮動的(即沒有電連接)。具體地，虛擬單元可以用作宏碼(macro)/知識產權(IP)的邊界單元，以使制造過程中潛在的缺陷最小化。

發明內容

本發明實施例提供一種插入虛擬邊界單元至集成電路的方法。該方法包括：將多個宏碼和一個頂部通道合并成集成電路的布局圖。頂部通道是設置在宏碼之間，并填充有多個第一虛擬邊界單元。每個宏碼都包含一個宏碼邊界以及由宏碼邊界包圍的主要圖案。該方法還包括：用多個第二虛擬邊界單元替換頂部通道內以及宏碼的第一宏碼和第二宏碼之間的第一虛擬邊界單元，而第一和第二宏碼的宏碼邊界是由第二虛擬邊界單元所形成。第一虛擬邊界單元內的虛擬圖案的第一柵極長度大于第二虛擬邊界單元內的虛擬圖案的第二柵極長度。第一虛擬邊界單元和第二虛擬邊界單元具有相同的尺寸。

附圖說明

圖1是顯示根據本公開一些實施例所述的用于將邊界單元插入集成電路的宏碼(或是知識產權，intellectual property)中的方法。

圖2是顯示根據本公開一些實施例所述的用于將虛擬邊界單元插入集成電路的方法。

圖3是顯示根據本公開一些實施例所述的圖2方法中的IC的層級階段。

圖4A是顯示根據本公開一些實施例所述的在兩個相鄰的宏碼之間的間距。

圖4B是顯示根據本公開一些實施例所述的在兩個相鄰的宏碼之間的間距。

圖5A與圖5B是顯示根據本公開一些實施例所述的兩宏碼的擺放。

圖6A至圖6C是顯示根據本公開一些實施例所述的兩宏碼的擺放。

圖7A是顯示根據本公開一些實施例所述的由虛擬實用程序在GDS中插入的宏碼邊界。

圖7B是顯示根據本公開一些實施例所述的通過自動布局和布線(APR)工具插入的宏碼邊界。

圖8是顯示根據本公開一些實施例所述的用于提供APR區塊的示范例。

圖9A是顯示在兩個虛擬邊界單元之間的間距S1。

圖9B是顯示在兩個虛擬邊界單元之間的間距S2。

圖9C是顯示在兩個虛擬邊界單元之間的間距S3。

圖10A和圖10B是顯示根據本公開一些實施例所述的圖8的APR區塊與APR區塊的擺放。

圖11A和圖11B是顯示根據本公開的一些實施例所述的宏碼的擺放。

圖12A和圖12B是顯示根據本公開的一些實施例所述的宏碼的擺放。

圖13是顯示根據本公開一些實施例所述的宏碼的IP合并階段和虛擬處理階段。

圖14是顯示通過傳統虛擬單元插入技術得到的擺放和通過圖2的方法得到的擺放。