[發明專利]一種中頻數字處理系統

在審

• 申請號: 202010786980.8
• 申請日: 2020-08-07
• 公開（公告）號: CN111865851A
• 公開（公告）日: 2020-10-30
• 發明（設計）人: 王亞軍;侯慶慶;桂江華
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H04L27/00
• 分類號: H04L27/00;H04B1/16
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊立秋

本發明公開一種中頻數字處理系統，屬于通信系統技術領域，包括并行數字下變頻模塊、串行數字下變頻模塊、重構陣列、相關解擴模塊、ASK解調模塊、識別模塊、DPSK/PPM解調模塊和配置總線。并行數字下變頻模塊處理寬帶信號；串行數字下變頻模塊處理窄帶信號和經過并行數字下變頻模塊處理后的寬帶信號；重構陣列通過配置總線構建數據鏈路，將經過串行數字下變頻模塊處理的信號傳輸給相關解擴模塊和ASK解調模塊；相關解擴模塊用于基帶信號的解擴，完成相關計算、幅度計算和過門限檢測；ASK解調模塊進行ASK解調，完成幅值濾波、自適應門限判別、脈沖整形；DPSK/PPM解調模塊根據識別模塊的輸出信號選擇ASK解調模塊或重構陣列的輸出信號進行DPSK解調或PPM解調。

技術領域

本發明涉及通信系統技術領域，特別涉及一種中頻數字處理系統。

背景技術

數字中頻處理與模擬中頻處理相比，靈活性較好，可滿足多種標準，在信息化家電、雷達系統、信號頻譜分析等領域都有應用。數字中頻技術由模擬前端完成射頻信號與中頻信號的轉換，由數字電路完成數字化信號的調制解調、信道編譯碼等。為適應系統升級的需求，構建由ADC、FPGA、DSP、DAC等組建的系統，由DSP進行運算處理，基于FPGA的可編程特性提高系統靈活性。

為減速處理ADC采樣后的數據流，常采用DDC（Digital Down Converter or，數字下變頻）技術完成中頻信號到基帶信號的轉換。基于正交混頻的數字下變頻包含數字混頻器、NCO（Nu-merical Control Oscillator，數字控制振蕩器）和抽取濾波器等，其將高數據流轉化為低數據流，利用混頻將目標信號的頻譜搬移至低頻處或基帶處，由數字控制振蕩器產生一對正弦波和余弦波與中頻信號相乘，再濾波和抽取。

數字中頻接收機向小型化、低成本、配置靈活等方向發展。采用單片集成，提高數字信號處理的集成度與復雜度，可以實現通信系統的高集成度與輕小型化。窄帶信號的近距離傳輸處理無法滿足現代通信對寬帶信號的應用需求，數字中頻系統要求信號種類多、頻率覆蓋廣、形式多樣化等特點。基于數字信道化接收的多相濾波原理，可將寬帶信號分割為多個不同頻率的子頻帶，將子頻帶利用下變頻轉化為同中頻信號或基帶信號。軟件無線電技術和硬件可重構技術分別以兩種方式實現，軟件無線電采用軟件處理信號，不同算法全部由軟件實現，運算量較大時處理速度略差。基于FPGA的可重構技術通過重配置比特流升級電路結構。而單片集成硬件加速單元則處于兩者之間，硬件加速單元可提高系統的運算能力，軟件可編程特性可提升靈活性，豐富的外設接口可增強擴展性。

發明內容

本發明的目的在于提供一種中頻數字處理系統，提升各部分的可配置性，及數據鏈路的可重構性，為多通道處理提供較強的靈活性。

為解決上述技術問題，本發明提供一種中頻數字處理系統，包括：

并行數字下變頻模塊，用于處理寬帶信號；

串行數字下變頻模塊，用于處理窄帶信號和經過所述并行數字下變頻模塊處理后的寬帶信號；

重構陣列，通過配置總線構建數據鏈路，將經過所述串行數字下變頻模塊處理的信號傳輸給相關解擴模塊和ASK解調模塊；

所述相關解擴模塊用于基帶信號的解擴，包含相位計算、幅度計算和過門限檢測,確定相關峰的位置和峰值；所述ASK解調模塊進行ASK解調，完成幅值濾波、自適應門限判別、脈沖整形，輸出脈沖幅值給識別模塊和DPSK/PPM解調模塊；

所述DPSK/PPM解調模塊根據所述識別模塊的輸出信號選擇所述ASK解調模塊或所述重構陣列的輸出信號進行DPSK解調或PPM解調。

可選的，所述并行數字下變頻模塊包括第一緩存模塊、多相抽取濾波器和并行混頻器，對輸入的寬帶信號進行多相濾波、抽取和混頻處理，輸出信號A和信號B；其中，信號A、信號B分別為同相信號、正交信號。