[發明專利]溝槽柵功率器件及提高溝槽柵器件柵極擊穿電壓的方法

在審

• 申請號: 202010783147.8
• 申請日: 2020-08-06
• 公開（公告）號: CN111883584A
• 公開（公告）日: 2020-11-03
• 發明（設計）人: 盧爍今
• 申請（專利權）人: 蘇州華太電子技術有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/28;H01L29/739;H01L29/78;H01L21/331;H01L21/336
• 代理公司: 南京利豐知識產權代理事務所(特殊普通合伙) 32256
• 代理人: 趙世發

本發明公開了一種溝槽柵功率器件及提高溝槽柵器件柵極擊穿電壓的方法。所述溝槽柵功率器件包括半導體基材和柵極，所述半導體基材內分布有至少一個溝槽，所述柵極設置在所述溝槽內，所述溝槽內壁與柵極之間設置有柵介質層，并且在所述溝槽的深度方向上，所述柵極的頂端低于所述溝槽的槽口。本發明提供的溝槽柵功率器件，在所述溝槽的深度方向上，柵極的頂端比溝槽的槽口低0.1?0.2μm，在測試柵極擊穿電壓時，溝槽的上邊緣(即槽口位置處)的柵介質層兩邊不會施加電壓，使得擊穿轉而在其他質量更好的柵介質層位置處發生，從而使實際的柵極擊穿電壓會得到提高。

技術領域

本發明涉及一種溝槽柵功率器件，特別涉及一種溝槽柵功率器件及提高溝槽柵器件柵極擊穿電壓的方法，屬于半導體技術領域。

背景技術

本申請人所知的一種溝槽柵功率器件(包括IGBT和VDMOS)的結構如圖1a所示，溝槽柵功率器件柵極的制作流程如圖1b所示，其主要包括先在硅片1上刻蝕出溝槽2；在所述溝槽2內壁上形成犧牲氧化層3；刻蝕除去犧牲氧化層3；在溝槽2內生長柵介質層4；在溝槽2內淀積多晶硅5；刻蝕多晶硅5和柵介質層4，刻蝕完成后，硅片1上表面以上的多晶硅5和柵介質層4都被刻蝕掉，溝槽2內的多晶硅5中間低、邊緣高，靠近溝槽2邊緣的多晶硅5上表面與溝槽2的邊緣(也就是硅片的上表面)平齊。

然而，采用該工藝，在生長柵介質層時，溝槽的頂端附近由于有兩個方向的柵介質層生長，在這個區域的柵介質層由于擠壓效應，導致質量較差，在測試柵極擊穿電壓時，這里會首先發生擊穿，從而拉低測試出的柵極擊穿電壓。

發明內容

針對現有技術的不足，本發明的主要目的在于提供一種溝槽柵功率器件及提高溝槽柵器件柵極擊穿電壓的方法，以克服現有技術中的不足。

為實現前述發明目的，本發明采用的技術方案包括：

本發明實施例一方面提供了一種溝槽柵功率器件，其包括半導體基材和柵極，所述半導體基材內分布有至少一個溝槽，所述柵極設置在所述溝槽內，所述溝槽內壁與柵極之間設置有柵介質層，并且在所述溝槽的深度方向上，所述柵極的頂端低于所述溝槽的槽口。

進一步的，在沿所述溝槽的深度方向上，所述柵極的頂端比所述溝槽的槽口低0.1-0.2μm。

本發明實施例還提供了一種提高溝槽柵功率器件柵極擊穿電壓的方法，其包括：

提供半導體基材，并在所述半導體基材內加工形成至少一個溝槽；

在所述溝槽的內壁形成柵介質層，

在所述溝槽內形成柵極，并使所述柵極的頂端在所述溝槽的深度方向上低于所述溝槽的槽口。

與現有技術相比，本發明實施例提供的一種溝槽柵功率器件，在所述溝槽的深度方向上，柵極的頂端比溝槽的槽口低0.1-0.2μm，在測試柵極擊穿電壓時，溝槽的上邊緣(即槽口位置，下同)的柵介質層兩邊不會施加電壓，也就不會發生擊穿，使得擊穿轉而在其他質量更好的柵介質層位置處發生，從而使實際的柵極擊穿電壓會得到提高。

附圖說明

圖1a是現有一種溝槽柵功率器件的結構示意圖；

圖1b是現有一種溝槽柵功率器件的柵極的制作流程結構示意圖；

圖2是本發明一典型實施案例中提供的一種溝槽柵功率器件的結構示意圖；

圖3本發明一典型實施案例中提供的一種溝槽柵功率器件的柵極的制作流程示意圖；

圖4本發明一典型實施案例中提供的一種溝槽柵功率器件的柵極的制作流程結構示意圖。

具體實施方式