[發明專利]半導體模塊及其制造方法

在審

• 申請號: 202010781779.0
• 申請日: 2020-08-06
• 公開（公告）號: CN114070235A
• 公開（公告）日: 2022-02-18
• 發明（設計）人: 周志飆
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H03H9/02
• 分類號: H03H9/02;H03H9/15;H03H9/64;H03H3/08
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種半導體模塊及其制造方法。半導體模塊包括基板、屏蔽結構及壓電層。基板包括前側與至少一半導體元件形成于前側上。屏蔽結構形成于至少一半導體元件上。壓電層形成于屏蔽結構上。

技術領域

本發明涉及一種半導體模塊及其制造方法，且特別是涉及一種具有壓電層的半導體模塊及其制造方法。

背景技術

現有的堆疊式半導體裝置(stacked semiconductor apparatus)通常利用接合(bonding)技術使用個別半導體元件相互堆疊連接來完成。常見的接合技術包含打線接合(wire bonding)、倒裝芯片(flip chip)、硅穿孔(through silicon via，簡稱TSV)等。

打線接合技術是利用金屬線材完成半導體元件，例如芯片(chip)，與引線架(leadframe)或外部電路之間的電連接，依據焊接點的形狀不同可分為楔型接合(wedgebonding)及球型接合(ball bonding)。倒裝芯片技術是將芯片的正面翻轉，利用錫鉛球或凸塊直接連接至基板。硅穿孔技術則是利用貫穿芯片的孔洞及填充于孔洞中的導電材料來完成垂直堆疊的半導體元件之間的電互連。

以現有技術中常見的前端模塊(front end module，簡稱FEM)為例，事先在不同的制作工藝中分別制造聲表面波(surface acoustic wave，簡稱SAW)濾波器與集成電路基板(IC substrate)，然后利用打線接合技術、倒裝芯片技術、硅穿孔技術等接合技術來使聲表面波濾波器與集成電路基板電連接，所形成的堆疊式半導體裝置。然而，現有的接合技術面臨許多嚴峻的挑戰，例如接合聲表面波濾波器與集成電路基板時的對準精確性、焊線品質的穩定性、額外的接合工序使個別半導體元件，例如聲表面波濾波器，難以被良好地控制、以及額外的接合工序提高制造成本并降低整體半導體設備的整合度與效能等問題。

因此，如何提出一種改善半導體模塊的整合度的技術是本領域業者不斷努力的目標。

發明內容

本發明涉及一種半導體模塊及其制造方法，可提高半導體模塊的整合度、控制性與效能、并減少額外的接合工序，以改善前述現有問題。

本發明的一方面提出一種半導體模塊。半導體模塊包括一基板、一屏蔽結構及一壓電層(piezoelectric layer)。基板包括一前側與至少一半導體元件形成于前側上。屏蔽結構形成于至少一半導體元件上。壓電層形成于屏蔽結構上。

本發明的另一方面提出一種用以制造一半導體模塊的方法。方法包括以下步驟：提供一基板，基板包括一前側與至少一半導體元件形成于前側上；在至少一半導體元件上形成一屏蔽結構；以及在屏蔽結構上形成一壓電層。

根據上述實施例，在本發明所提供的半導體模塊中，是先在前端模塊上形成屏蔽結構，并且采用例如是沉積或接合技術直接在屏蔽結構上形成壓電層，直接再進行后段工序以形成一或多個聲表面波濾波器。相較于現有的技術方案，事先以制造工序形成濾波器，再采用額外的接合工序將已制作完成的濾波器安裝至半導體模塊的前端模塊上，本發明所提供的半導體模塊可避免由于額外的接合工序而產生的對準精確性問題與焊線品質不穩定的問題。另外，由于不需要額外的接合工序，本發明提供的半導體模塊中的聲表面波濾波器可被良好地控制，且同時可改善半導體模塊的整合度與效能，并降低制造成本

為了對本發明的上述及其他方面有更佳的了解，下文特舉實施例，并配合所附的附圖詳細說明如下。

附圖說明

圖1是本發明一實施例的半導體模塊的示意圖；

圖2A是本發明一實施例的導電結構的俯視示意圖；

圖2B是本發明一實施例的導電結構的俯視示意圖；

圖3是本發明另一實施例的半導體模塊的示意圖；