[發(fā)明專利]多階層過電流保護電路

有效

• 申請?zhí)枺?/td>: 202010781539.0
• 申請日: 2020-08-06
• 公開（公告）號: CN114069551B
• 公開（公告）日: 2023-06-23
• 發(fā)明（設(shè)計）人: 劉桓成;林侑禾
• 申請（專利權(quán)）人: 光寶電子(廣州)有限公司;光寶科技股份有限公司
• 主分類號: H02H3/093
• 分類號: H02H3/093;H02H3/00
• 代理公司: 北京律誠同業(yè)知識產(chǎn)權(quán)代理有限公司 11006
• 代理人: 張燕華

多階層過電流保護電路，耦接至一電源供應(yīng)器，該多階層過電流保護電路包括：一信號放大電路，接收一組檢測信號并輸出一第一信號；一比較電路，耦接該信號放大電路，并分別將該第一信號與一第一參考信號及一第二參考信號進行比較，且該第一參考信號的值小于該第二參考信號的值；以及一延遲時間計數(shù)電路，耦接該比較電路。

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于一種多階層過電流保護電路。

背景技術(shù)

以傳統(tǒng)電源供應(yīng)器而言，在任何負載條件下，輸出不得連續(xù)提供過高能量，以符合安全規(guī)范。近年來，中央處理器(CPU)的瞬時動態(tài)負載有逐年增長的趨勢，為了符合安全規(guī)范，CPU的輸出需進行分流。對于傳統(tǒng)系統(tǒng)監(jiān)控電路而言，目前僅能針對單組輸出設(shè)定單點電流保護以及單一延遲保護時間。在多組輸出情況下，目前做法已無法因應(yīng)時勢所趨。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種多階層過電流保護電路，可以在多組輸出情況下，仍能設(shè)定適應(yīng)的電流保護和延遲保護時間

為了實現(xiàn)上述目的，本發(fā)明提供了一種多階層過電流保護電路，耦接至一電源供應(yīng)器，該多階層過電流保護電路包括：一信號放大電路，接收一組檢測信號并輸出一第一信號；一比較電路，耦接該信號放大電路，并分別將該第一信號與一第一參考信號及一第二參考信號進行比較，且該第一參考信號的值小于該第二參考信號的值；以及一延遲時間計數(shù)電路，耦接該比較電路。當(dāng)該第一信號的值大于或等于該第一參考信號的值，并小于該第二參考信號的值，該延遲時間計數(shù)電路調(diào)整一第一計數(shù)值，且當(dāng)該第一計數(shù)值到達一第一保護延遲時間，該延遲時間計數(shù)電路啟動一保護模式。當(dāng)該第一信號的值大于或等于該第二參考信號的值，該延遲時間計數(shù)電路調(diào)整一第二計數(shù)值，且當(dāng)該第二計數(shù)值到達一第二保護延遲時間，該延遲時間計數(shù)電路啟動該保護模式。該第一保護延遲時間大于該第二保護延遲時間。

本發(fā)明的有益功效在于：該多階層過電流保護電路可以在多組輸出情況下，仍能設(shè)定適應(yīng)的電流保護和延遲保護時間。

以下結(jié)合附圖和具體實施例對本發(fā)明進行詳細描述，但不作為對本發(fā)明的限定。

附圖說明

圖1為根據(jù)本發(fā)明一實施例的多階層過電流保護電路的功能方塊圖。

圖2顯示根據(jù)本發(fā)明一實施例的參考信號與保護延遲時間的關(guān)系圖。

圖3顯示根據(jù)本發(fā)明一實施例的信號時序圖。

圖4顯示根據(jù)本發(fā)明一實施例的信號放大電路、比較電路與延遲時間計數(shù)電路的電路架構(gòu)圖。

其中，附圖標(biāo)記：

110:電源供應(yīng)器

120_1～120_2:電流分流器

130:多階層過電流保護電路

131:信號放大電路

133:比較電路

133_1～133_n:比較單元

135:延遲時間計數(shù)電路

135_1～135_n:延遲時間計數(shù)單元

OC1～OCn:參考信號

S1:第一信號

+12VIS、+12VA、+12VB：檢測信號

ΔT1～ΔTn:保護延遲時間

T1～T6:時序

OP1～OP2:操作放大器

R1～R14:電阻

C1～C4:電容

D1～D3:二極管