[發(fā)明專(zhuān)利]并行低等待時(shí)間知悉

在審

• 申請(qǐng)?zhí)枺?/td>: 202010777527.0
• 申請(qǐng)日: 2016-01-13
• 公開(kāi)（公告）號(hào): CN111901092A
• 公開(kāi)（公告）日: 2020-11-06
• 發(fā)明（設(shè)計(jì)）人: 陳萬(wàn)士;D·P·瑪拉迪;P·蓋爾;Y·魏;H·徐;S·A·帕特爾;A·達(dá)蒙佳諾維克
• 申請(qǐng)（專(zhuān)利權(quán)）人: 高通股份有限公司
• 主分類(lèi)號(hào): H04L5/00
• 分類(lèi)號(hào): H04L5/00;H04W72/12
• 代理公司: 上海專(zhuān)利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 陳煒

1.一種用于在用戶(hù)裝備(UE)處進(jìn)行無(wú)線(xiàn)通信的方法，包括：

在第一傳輸時(shí)間區(qū)間(TTI)的第一控制區(qū)內(nèi)，從基站接收用于非低等待時(shí)間通信的控制信息，所述非低等待時(shí)間通信與所述第一TTI的第一數(shù)據(jù)區(qū)中的下行鏈路傳輸相關(guān)聯(lián)；

在所述第一控制區(qū)之后的第二控制區(qū)內(nèi)，從所述基站接收低等待時(shí)間指示符，所述低等待時(shí)間指示符與所述第一TTI的所述第一數(shù)據(jù)區(qū)中的低等待時(shí)間通信相關(guān)聯(lián)；以及

至少部分地基于所述低等待時(shí)間指示符來(lái)確定與所述低等待時(shí)間通信相關(guān)聯(lián)的資源集，所述資源集至少部分地與所述下行鏈路傳輸?shù)馁Y源交疊。

2.如權(quán)利要求1所述的方法，其特征在于，所述低等待時(shí)間指示符指示被分配用于所述低等待時(shí)間通信的碼元集。

3.如權(quán)利要求2所述的方法，其特征在于，進(jìn)一步包括：

在所述第二控制區(qū)之后的第三控制區(qū)內(nèi)，從所述基站接收與第二低等待時(shí)間通信相關(guān)聯(lián)的第二低等待時(shí)間指示符，所述第二低等待時(shí)間指示符指示在所述第三控制區(qū)之前發(fā)生的被分配用于所述第二低等待時(shí)間通信的第二碼元集。

4.如權(quán)利要求3所述的方法，其特征在于，所述第二碼元集包括所述碼元集中的一個(gè)或多個(gè)碼元。

5.如權(quán)利要求3所述的方法，其特征在于，所述第二碼元集包括僅在所述第二控制區(qū)與所述第三控制區(qū)之間的碼元。

6.如權(quán)利要求2所述的方法，其特征在于，所述低等待時(shí)間指示符包括與被分配用于所述低等待時(shí)間通信的所述碼元集相對(duì)應(yīng)的位映射。

7.如權(quán)利要求1所述的方法，其特征在于，進(jìn)一步包括：

至少部分地基于與所述低等待時(shí)間通信相關(guān)聯(lián)的所述資源集來(lái)解碼所述第一TTI的所述第一數(shù)據(jù)區(qū)中的所述下行鏈路傳輸?shù)闹辽僖徊糠帧?/p>

8.如權(quán)利要求1所述的方法，其特征在于，進(jìn)一步包括：

至少部分地基于與所述低等待時(shí)間通信相關(guān)聯(lián)的所述資源集來(lái)抑制解碼所述第一TTI的所述第一數(shù)據(jù)區(qū)中的所述下行鏈路傳輸?shù)闹辽僖徊糠帧?/p>

9.如權(quán)利要求8所述的方法，其特征在于，抑制解碼包括：

抑制解碼所述第一TTI中的所述下行鏈路傳輸中與被分配用于所述低等待時(shí)間通信的碼元交疊或在被分配用于所述低等待時(shí)間通信的碼元之后的所有碼元。

10.如權(quán)利要求1所述的方法，其特征在于，接收所述低等待時(shí)間指示符包括：

經(jīng)由與廣播或多播內(nèi)容相關(guān)聯(lián)的碼元接收所述低等待時(shí)間指示符。

11.如權(quán)利要求1所述的方法，其特征在于，接收所述低等待時(shí)間指示符包括：

接收同與針對(duì)所述UE的單播內(nèi)容相關(guān)聯(lián)的碼塊邊界對(duì)齊的所述低等待時(shí)間指示符。

12.如權(quán)利要求11所述的方法，其特征在于，進(jìn)一步包括：

至少部分地基于所述低等待時(shí)間指示符來(lái)解碼所述碼塊。

13.一種用于在用戶(hù)裝備(UE)處進(jìn)行無(wú)線(xiàn)通信的裝置，包括：

處理器，

與所述處理器處于電子通信的存儲(chǔ)器；以及

存儲(chǔ)在所述存儲(chǔ)器中的指令，所述指令能由所述處理器執(zhí)行以使所述裝置：

在第一傳輸時(shí)間區(qū)間(TTI)的第一控制區(qū)內(nèi)，從基站接收用于非低等待時(shí)間通信的控制信息，所述非低等待時(shí)間通信與所述第一TTI的第一數(shù)據(jù)區(qū)中的下行鏈路傳輸相關(guān)聯(lián)；

在所述第一控制區(qū)之后的第二控制區(qū)內(nèi)，從所述基站接收低等待時(shí)間指示符，所述低等待時(shí)間指示符與所述第一TTI的所述第一數(shù)據(jù)區(qū)中的低等待時(shí)間通信相關(guān)聯(lián)；以及

至少部分地基于所述低等待時(shí)間指示符來(lái)確定與所述低等待時(shí)間通信相關(guān)聯(lián)的資源集，所述資源集至少部分地與所述下行鏈路傳輸?shù)馁Y源交疊。