[發明專利]循環式的模數轉換器

有效

• 申請號: 202010776152.6
• 申請日: 2020-08-05
• 公開（公告）號: CN111970006B
• 公開（公告）日: 2022-06-03
• 發明（設計）人: 胡遠奇
• 申請（專利權）人: 北京航空航天大學
• 主分類號: H03M1/34
• 分類號: H03M1/34
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 周永君;趙平

本發明提供循環式的模數轉換器，包括權電容網絡模塊、比較器、控制模塊和放大模塊，權電容網絡模塊的公共端與比較器的第一輸入端相連，比較器的輸出端與控制模塊的輸入端相連，比較器的第二輸入端與比較器的第一輸入端之間設置第一開關，放大模塊的輸入端與比較器的第一輸入端相連，并通過第一開關與比較器的第二輸入端相連，比較器的第二輸入端連接共模電壓；放大模塊的輸出端與權電容網絡模塊的輸入端相連，放大模塊用于放大殘余電壓，并將放大后的殘余電壓作為權電容網絡模塊的輸入電壓；控制模塊與第一開關相連，用于控制權電容網絡模塊、放大模塊和第一開關完成模數轉換。本發明實施例提供的循環式的模數轉換器，減少了硬件開銷。

技術領域

本發明涉及電子電路技術領域，具體涉及循環式的模數轉換器。

背景技術

模數轉換器(ADC)用于將自然中的模擬信號轉換為數字信號，按照采樣頻率與輸入頻率關系的可以分為兩類：奈奎斯特率ADC和過采樣ADC。

現有技術中，存在逐次比較型模數轉換器(SAR ADC)、并行比較模數轉換器(FlashADC)和流水線型模數轉換器(Pipeline ADC)等模數轉換器。Flash ADC是速度最快的模數轉換器，一個時鐘周期內能完成多位數模轉化，一個N位Flash ADC中通常需要有2^N-1個比較器和一個由2^N個電阻或電容組成的分壓網絡，并且要使得所有比較器的亞穩態都減少，通常這會導致功耗的增加。SAR ADC在一個時鐘周期內只能產生一位數字碼，SAR ADC中只有一個比較器和一個由N+1個電阻或電容組成的分壓網絡。Pipeline ADC是以其他類型的ADC作為子級模數轉換器(Sub-ADC)，再將前一級的殘余電壓放大后送入下一級，以實現更高的模數轉換精度。

對于位數較高的ADC而言如果直接用SAR ADC實現，分壓網絡的硬件開銷將是以指數增長的。一種普遍使用的Pipeline ADC是以SAR ADC作為Sub-ADC的方案，并使用Overlap數字矯正技術，這樣可以使ADC整體的精度能達到SAR ADC的水平。各個Sub-ADC之間級聯工作，當殘余電壓被放大后送入下一級Sub-ADC后，上級會對新的輸入電壓進行量化。由于各級Sub-ADC之間屬于級聯關系，因此在增加級數的時候硬件開銷是線性增長的。

因此，如何提出一種模數轉換器，解決隨著ADC的位數增加而導致的硬件開銷增大的問題成為本領域需要解決的重要課題。

發明內容

針對現有技術中的問題，本發明實施例提供循環式的模數轉換器。

一方面，本發明提出一種循環式的模數轉換器，包括權電容網絡模塊、比較器、控制模塊和放大模塊，其中：

所述權電容網絡模塊的公共端與所述比較器的第一輸入端相連，所述比較器的輸出端與所述控制模塊的輸入端相連，所述比較器的第二輸入端與所述比較器的第一輸入端之間設置第一開關，所述放大模塊的輸入端與所述比較器的第一輸入端相連，所述比較器的第二輸入端連接共模電壓；

所述放大模塊的輸出端與所述權電容網絡模塊的輸入端相連，所述放大模塊用于放大殘余電壓，并將放大后的殘余電壓作為所述權電容網絡模塊的輸入電壓；所述控制模塊與所述第一開關相連，用于控制所述權電容網絡模塊、所述放大模塊和所述第一開關完成模數轉換。

其中，所述放大模塊包括放大器和反饋電容，其中：

所述放大器的同相輸入端分別與第二開關的第一端、第三開關的第一端和所述共模電壓相連，所述放大器的反相輸入端與所述第二開關的第二端相連，所述放大器的輸出端與所述第三開關的第二端相連，所述反饋電容的第一端與所述第二開關的第三端相連，所述反饋電容的第二端與所述第三開關的第三端相連，所述第三開關的第三端與所述權電容網絡模塊的輸入端相連，第四開關的第一端與所述比較器的第一輸入端相連，所述第四開關的第二端分別與所述放大器的反相輸入端和所述第二開關的第二端相連，所述第二開關、所述第三開關和所述第四開關分別與所述控制模塊相連。