[發(fā)明專利]存儲(chǔ)器裝置及操作該存儲(chǔ)器裝置的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202010776080.5
• 申請(qǐng)日: 2020-08-05
• 公開（公告）號(hào): CN112992204B
• 公開（公告）日: 2023-06-13
• 發(fā)明（設(shè)計(jì)）人: 尹美善;蔡?hào)|赫
• 申請(qǐng)（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號(hào): G11C7/10
• 分類號(hào): G11C7/10;G11C16/04;G11C16/26;G06F12/0866
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

存儲(chǔ)器裝置及操作該存儲(chǔ)器裝置的方法。本文提供一種存儲(chǔ)器裝置及操作該存儲(chǔ)器裝置的方法。存儲(chǔ)器裝置可以包括：存儲(chǔ)器單元陣列，其包括多個(gè)存儲(chǔ)器單元；頁緩沖器，其通過相應(yīng)的位線聯(lián)接至存儲(chǔ)器單元陣列；以及控制邏輯，其被配置為進(jìn)行控制，使得在讀取操作期間，感測(cè)存儲(chǔ)器單元陣列中存儲(chǔ)的數(shù)據(jù)并將其存儲(chǔ)在頁緩沖器中，以及將存儲(chǔ)在頁緩沖器中的數(shù)據(jù)輸出到外部裝置，其中，響應(yīng)于從外部裝置接收到的讀取命令，控制邏輯控制在感測(cè)數(shù)據(jù)之后要執(zhí)行放電操作的時(shí)間點(diǎn)以及要執(zhí)行每個(gè)頁緩沖器中包括的鎖存器之間的數(shù)據(jù)傳輸操作的時(shí)間點(diǎn)。

技術(shù)領(lǐng)域

本公開的各種實(shí)施方式總體上涉及電子裝置，更具體地，涉及一種存儲(chǔ)器裝置以及一種操作該存儲(chǔ)器裝置的方法。

背景技術(shù)

儲(chǔ)存裝置是在諸如計(jì)算機(jī)、智能電話或智能平板之類的主機(jī)裝置的控制下存儲(chǔ)數(shù)據(jù)的裝置。根據(jù)數(shù)據(jù)存儲(chǔ)于其中的裝置，儲(chǔ)存裝置的示例包括諸如將數(shù)據(jù)存儲(chǔ)在磁盤中的硬盤驅(qū)動(dòng)器(HDD)之類的裝置以及諸如將數(shù)據(jù)存儲(chǔ)在半導(dǎo)體存儲(chǔ)器(尤其是非易失性存儲(chǔ)器)中的固態(tài)驅(qū)動(dòng)器(SSD)或存儲(chǔ)卡之類的裝置。

儲(chǔ)存裝置可以包括存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器裝置和控制數(shù)據(jù)在存儲(chǔ)器裝置中的儲(chǔ)存的存儲(chǔ)器控制器。這樣的存儲(chǔ)器裝置可以分類為易失性存儲(chǔ)器和非易失性存儲(chǔ)器。非易失性存儲(chǔ)器的代表性示例包括只讀存儲(chǔ)器(ROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、閃存、相變隨機(jī)存取存儲(chǔ)器(PRAM)、磁RAM(MRAM)、電阻RAM(RRAM)和鐵電RAM(FRAM)。

發(fā)明內(nèi)容

本公開的各種實(shí)施方式涉及在已經(jīng)執(zhí)行數(shù)據(jù)感測(cè)之后能夠同時(shí)執(zhí)行放電操作和數(shù)據(jù)傳輸操作的存儲(chǔ)器裝置及操作該存儲(chǔ)器裝置的方法。

本公開的一個(gè)實(shí)施方式可以提供一種存儲(chǔ)器裝置。該存儲(chǔ)器裝置可以包括：存儲(chǔ)器單元陣列，其包括多個(gè)存儲(chǔ)器單元；頁緩沖器，其通過相應(yīng)的位線聯(lián)接至存儲(chǔ)器單元陣列；以及控制邏輯，其被配置為進(jìn)行控制，使得在讀取操作期間，感測(cè)存儲(chǔ)器單元陣列中存儲(chǔ)的數(shù)據(jù)并將其存儲(chǔ)在頁緩沖器中，并且將存儲(chǔ)在頁緩沖器中的數(shù)據(jù)輸出到外部裝置，其中，響應(yīng)于從外部裝置接收到的讀取命令，控制邏輯控制在感測(cè)數(shù)據(jù)之后要執(zhí)行放電操作的時(shí)間點(diǎn)以及要執(zhí)行每個(gè)頁緩沖器中包括的鎖存器之間的數(shù)據(jù)傳輸操作的時(shí)間點(diǎn)。

本公開的一個(gè)實(shí)施方式可以提供一種操作存儲(chǔ)器裝置的方法，該存儲(chǔ)器裝置包括：存儲(chǔ)器單元陣列，其包括多個(gè)存儲(chǔ)器單元；以及頁緩沖器，其通過相應(yīng)的位線聯(lián)接至存儲(chǔ)器單元陣列。該方法可以包括以下步驟：當(dāng)存儲(chǔ)器裝置執(zhí)行高速緩存讀取操作時(shí)，感測(cè)存儲(chǔ)器單元陣列中存儲(chǔ)的數(shù)據(jù)，并將感測(cè)到的數(shù)據(jù)存儲(chǔ)在每個(gè)頁緩沖器中包括的主鎖存器和高速緩存鎖存器當(dāng)中的主鎖存器中；當(dāng)存儲(chǔ)器裝置執(zhí)行高速緩存讀取操作時(shí)，在所感測(cè)到的全部數(shù)據(jù)已經(jīng)存儲(chǔ)在主鎖存器中之后，確定是否從外部裝置已經(jīng)接收到高速緩存讀取命令；以及基于是否已經(jīng)接收到高速緩存讀取命令，確定在感測(cè)數(shù)據(jù)之后要執(zhí)行放電操作的時(shí)間點(diǎn)以及要執(zhí)行將存儲(chǔ)在所述主鎖存器中的數(shù)據(jù)傳輸?shù)剿龈咚倬彺骀i存器的數(shù)據(jù)傳輸操作的時(shí)間點(diǎn)。

本公開的一個(gè)實(shí)施方式可以提供一種存儲(chǔ)器裝置。該存儲(chǔ)器裝置可以包括：存儲(chǔ)器單元陣列；外圍電路，其適于在高速緩存讀取操作期間使存儲(chǔ)器單元陣列放電；主鎖存器，其適于鎖存從存儲(chǔ)器單元陣列感測(cè)到的讀取數(shù)據(jù)；高速緩存鎖存器，其適于鎖存從主鎖存器傳輸?shù)淖x取數(shù)據(jù)以將讀取數(shù)據(jù)輸出到外部；以及控制邏輯，其適于響應(yīng)于在放電之前或期間提供的高速緩存讀取命令，在放電期間從主鎖存器向高速緩存鎖存器傳輸讀取數(shù)據(jù)。

附圖說明

圖1是例示了儲(chǔ)存裝置的框圖。

圖2是例示出圖1的存儲(chǔ)器裝置的結(jié)構(gòu)的圖。

圖3是例示了存儲(chǔ)器塊的圖。

圖4是用于描述圖1的存儲(chǔ)器裝置的引腳配置的圖。

圖5是例示了正常讀取操作的圖。

圖6是用于描述正常讀取操作期間數(shù)據(jù)的移動(dòng)的圖。