[發明專利]一種基于FPGA的TOE數據拼接系統及方法

在審

• 申請號: 202010775750.1
• 申請日: 2020-08-05
• 公開（公告）號: CN111917780A
• 公開（公告）日: 2020-11-10
• 發明（設計）人: 邱有剛;徐志偉;段張玨;朱力
• 申請（專利權）人: 電信科學技術第五研究所有限公司
• 主分類號: H04L29/06
• 分類號: H04L29/06
• 代理公司: 北京天奇智新知識產權代理有限公司 11340
• 代理人: 許馳

1.一種基于FPGA的TOE數據拼接系統，其特征在于，包括MAC處理單元、IP處理單元、連接管理單元、CAM表控制管理單元、數據拼接控制管理單元、窗口控制管理單元、指令控制單元、流控處理單元與存儲單元；所述MAC處理單元IP處理單元分別與鏈接管理單元、存儲單元相連；所述鏈接管理單元分別與CAM表控制單元、數據拼接控制管理單元相連；所述數據拼接管理單元與窗口控制管理單元、指令控制單元輸入端相連；所述指令控制單元分別與流控處理單元、存儲單元相連；

所述數據拼接控制管理單元用于根據接收的數據報文，生成讀寫指令并發送至指令控制單元，同時將窗口大小數據發送至窗口控制管理單元，根據最大鏈接數、最小窗口大小以及最大緩存大小為每個鏈接分配緩存空間，記錄當前每條流對應存儲單元的緩存狀態，包括期望的字節指針、緩存空洞數、數據塊的起始編號以及當前數據塊長度；

所述指令控制單元用于讀寫控制與數據對齊，讀寫控制包括讀寫數據起始地址與長度。

所述CAM表控制管理單元用于TCP每條鏈接的四元組與內部鏈接號的映射和反映射，四元組包括源IP、目的IP、源端口與目的端口。

2.根據權利要求1所述一種基于FPGA的TOE數據拼接系統，其特征在于，所述數據拼接管理單元設置有RAM存儲單元，用于記錄當前每條流對應存儲單元中的緩存狀態。

3.根據權利要求2所述一種基于FPGA的TOE數據拼接系統，其特征在于，所述緩存狀態包括期望的字節指針、有效空洞數、起始指針與當前數據塊長度。

4.一種基于FPGA的TOE數據拼接方法，其特征在于，包括如下步驟：

S1:接收數據報文，獲取數據報文的起始字節編號和長度

S2:對比數據報文的起始字節編號和期望字節編號，若起始字節編號和期望字節編號相等，則數據報文為期望的順序報文，期望字節編號更新為期望字節編號與數據報文的長度之和，轉S4；若起始字節編號大于期望字節編號則數據報文為亂序報文，轉S3；否則若起始字節編號小于期望字節編號，丟棄重復數據報文；

S3:比較數據報文信息與緩存數據塊信息：

S31:若數據報文的起始字節編號與數據報文的長度之和等于緩存數據塊起始字節編號，則該數據報文能夠在緩存數據塊前面拼接成新的數據塊；

刷新緩存數據塊信息，更新緩存數據塊起始字節編號等于數據報文的起始字節編號，緩存數據塊長度更新為緩存數據塊長度與數據報文的長度之和；

S32:若數據報文的起始字節編號與數據報文的長度之和大于緩存數據塊起始字節編號，則該數據報文與緩存數據塊能拼接成新的數據塊，且緩存數據塊的前面被覆蓋；

刷新緩存數據塊信息，更新緩存數據塊的起始字節編號等于數據報文的起始字節編號，緩存數據塊長度更新為緩存數據塊長度與緩存數據塊的起始字節編號之和減去數據報文的起始字節編號；

S33:若數據報文的起始字節編號等于數據緩存塊起始字節編號與緩存數據塊起長度之和，則該數據報文能在緩存數據塊后面拼接成新的數據塊；

刷新緩存數據塊信息，更新緩存數據塊的起始字節編號等于數據報文的起始字節編號，緩存數據塊長度更新為緩存數據塊長度與緩存數據塊起始字節編號之和減去數據報文的起始字節編號；

S34:若數據報文的起始字節編號小于數據緩存塊起始字節編號與緩存數據塊長度之和，則該數據報文與緩存數據塊能拼接成新的數據塊，且緩存數據塊的后面被覆蓋；

刷新緩存數據塊信息，緩存數據塊起始字節編號不變，緩存數據塊長度更新為數據報文長度與緩存數據塊起始字節編號之和減去數據報文的起始字節編號；

S35:如果數據報文與緩存數據塊無法拼接，則判斷當前是否有緩存空洞，若是則緩存該數據報文，并更新數據塊狀態表，否則丟棄該數據報文，并向TOE發送端通告快速重傳；

S4:判斷數據報文信息與所有緩存數據塊信息是否比較完，若是，轉S5,否則比較下一個緩存數據塊，轉S3；

S5:更新緩存期望字節編號，判斷緩存數據塊是否為期望的數據塊，若是則釋放數據塊長度為期望字節編號減去初始期望字節編號，釋放數據塊起始地址為更新后的期望字節編號減去更新前的期望字節編號；釋放數據塊起始地址為更新前的期望字節編號；否則，不釋放。