[發(fā)明專利]基于分段線性脈沖神經(jīng)元網(wǎng)絡(luò)的FPGA實現(xiàn)方法在審
| 申請?zhí)枺?/td> | 202010773471.1 | 申請日: | 2020-08-04 |
| 公開(公告)號: | CN112101517A | 公開(公告)日: | 2020-12-18 |
| 發(fā)明(設(shè)計)人: | 藺想紅;魯晗;皮曉妹;石國勇 | 申請(專利權(quán))人: | 西北師范大學(xué) |
| 主分類號: | G06N3/04 | 分類號: | G06N3/04;G06N3/063;G06F15/78 |
| 代理公司: | 北京知呱呱知識產(chǎn)權(quán)代理有限公司 11577 | 代理人: | 康震 |
| 地址: | 730070 甘肅*** | 國省代碼: | 甘肅;62 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 基于 分段 線性 脈沖 神經(jīng)元 網(wǎng)絡(luò) fpga 實現(xiàn) 方法 | ||
1.一種基于分段線性脈沖神經(jīng)元網(wǎng)絡(luò)的FPGA實現(xiàn)方法,其特征在于,包括:
根據(jù)二維分段線性脈沖神經(jīng)元模型構(gòu)建神經(jīng)元電路,以通過所述神經(jīng)元電路進行輸入信息的整合與輸出,所述二維分段線性脈沖神經(jīng)元模型包括神經(jīng)元的膜電位的表達式和恢復(fù)變量的表達式;
根據(jù)所述神經(jīng)元電路按照隨機耦合結(jié)構(gòu)進行擴展、配置脈沖編碼與解碼單元生成脈沖神經(jīng)網(wǎng)絡(luò)的通信電路。
2.根據(jù)權(quán)利要求1所述的基于分段線性脈沖神經(jīng)元網(wǎng)絡(luò)的FPGA實現(xiàn)方法,其特征在于,根據(jù)所述二維分段線性脈沖神經(jīng)元模型構(gòu)建所述神經(jīng)元電路,包括:
提供所述二維分段線性脈沖神經(jīng)元模型;
對所述二維分段線性脈沖神經(jīng)元模型進行數(shù)字運算處理、等式變換和離散化得到離散后的分段線性脈沖神經(jīng)元模型;
根據(jù)所述離散后的分段線性脈沖神經(jīng)元模型構(gòu)建包括多路復(fù)用器、傳輸通道、寄存器和數(shù)字求和器的所述神經(jīng)元電路。
3.根據(jù)權(quán)利要求1所述的基于分段線性脈沖神經(jīng)元網(wǎng)絡(luò)的FPGA實現(xiàn)方法,其特征在于,根據(jù)所述神經(jīng)元電路按照隨機耦合結(jié)構(gòu)進行擴展、配置脈沖編碼與解碼單元生成脈沖神經(jīng)網(wǎng)絡(luò)的通信電路,包括:
采用隨機函數(shù)隨機生成包括A個神經(jīng)元和B個突觸連接的脈沖神經(jīng)網(wǎng)絡(luò),其中,A個神經(jīng)元之間隨機耦合且A和B均為大于零的整數(shù);
根據(jù)所述脈沖神經(jīng)網(wǎng)絡(luò)構(gòu)建包括第一電路單元、第二電路單元和第三電路單元的通信電路;其中,所述第一電路單元包括權(quán)值存儲單元和輸入計算單元,所述第一電路單元用于控制神經(jīng)元節(jié)點連接之間突觸電學(xué)信號的增強或減弱;所述第二電路單元用于在所述二維分段線性脈沖神經(jīng)元模型的基礎(chǔ)上構(gòu)建不同的脈沖神經(jīng)網(wǎng)絡(luò)拓撲結(jié)構(gòu)生成多核存儲連接向量,針對硬件架構(gòu)中的脈沖神經(jīng)神經(jīng)網(wǎng)絡(luò)網(wǎng)絡(luò)仿真;所述第三電路單元包括控制單元、計數(shù)緩沖器和輸出單元,所述第三電路單元用于應(yīng)對不同的響應(yīng)需求發(fā)送控制信號至所述權(quán)值存儲單元,調(diào)用權(quán)值參與網(wǎng)絡(luò)計算,同時判斷神經(jīng)元膜電位是否到達脈沖峰值,調(diào)用相應(yīng)的復(fù)位機制進行復(fù)位。
4.根據(jù)權(quán)利要求3所述的基于分段線性脈沖神經(jīng)元網(wǎng)絡(luò)的FPGA實現(xiàn)方法,其特征在于,所述權(quán)值存儲單元包括多個緩沖區(qū),每個緩沖區(qū)包括存儲多個權(quán)值,所述多個緩沖區(qū)之間相互連接。
5.根據(jù)權(quán)利要求3所述的基于分段線性脈沖神經(jīng)元網(wǎng)絡(luò)的FPGA實現(xiàn)方法,其特征在于,所述輸入計算單元用于根據(jù)權(quán)值存儲單元提供的輸入權(quán)值輸入神經(jīng)元,計算所述神經(jīng)元的輸入電流。
6.根據(jù)權(quán)利要求3所述的基于分段線性脈沖神經(jīng)元網(wǎng)絡(luò)的FPGA實現(xiàn)方法,其特征在于,所述第二電路單元通過管線和緩沖區(qū)在部分神經(jīng)元之間實現(xiàn)共享。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于西北師范大學(xué),未經(jīng)西北師范大學(xué)許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010773471.1/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





