[發明專利]一種信息譯碼方法、裝置、電子設備及存儲介質

有效

• 申請號: 202010772077.6
• 申請日: 2020-08-04
• 公開（公告）號: CN111863088B
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 王澤霞;姜一揚;杜智超;王頎;王瑜;田野;王禮維
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C16/12
• 分類號: G11C16/12;G11C16/14;H03M13/11
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 李婷婷

本申請提供一種信息譯碼方法、裝置、電子設備及存儲介質，獲取page(頁)的目標基礎信息，并根據目標基礎信息確定page的目標最低讀取次數和目標LLR信息，根據目標最低讀取次數來確定page所需讀取次數，確定每次讀取的cell(存儲單元)的閾值電壓所屬電壓區域并利用目標LLR(置信度)信息獲得的cell的LLR值，進而求得page中每個cell的LLR均值，以對page中所有cell的LLR均值進行譯碼得到page的譯碼結果。本申請可以降低因隨機電報噪聲引起的cell的閾值電壓波動，使得賦予cell的LLR值不準確，導致LDPC軟譯碼效率低，LDPC軟譯碼糾錯能力受限的問題。

技術領域

本發明涉及信息譯碼領域，更具體地說，涉及一種信息譯碼方法、裝置、電子設備及存儲介質。

背景技術

隨著工藝的進步，3D NAND Flash已經從SLC【每個cell可以存儲1bit(1比特)信息】、MLC【每個cell可以存儲2bit(2比特)信息】發展到TLC【每個cell可以存儲3bit(3比特)信息】，甚至QLC【每個cell可以存儲4bit(4比特)信息】，堆疊層數也從32層發展至64層、128層、256層等。

隨著閃存的發展，可靠性問題越來越顯著，為了增強數據可靠性，低密度奇偶校驗碼(low density parity code，LDPC)被廣泛應用。通常情況下，信息位進行編碼，編碼得到的碼字(信息位與校驗位共同組成)寫入閃存各個cell中，存儲一定時間后，LDPC軟譯碼使用多個讀電壓確定cell的閾值電壓所屬電壓區域，因不同電壓區域對應不同的LLR(置信度)，所以賦予cell對應的LLR值，得到碼字中各個比特的LLR值以后，使用和積(Sum-Product，SP)算法進行譯碼，即可得到存儲信息。

然而，由于讀噪聲(包括隨機電報噪聲、熱噪聲等)的存在，執行信息讀取操作時，cell讀取電壓發生波動，cell所屬電壓區域判斷錯誤，賦予cell錯誤的LLR值，致使初始誤碼率(RBER)增高，LDPC軟譯碼所需迭代次數變多，LDPC軟譯碼效率低，LDPC軟譯碼糾錯能力受限。

發明內容

有鑒于此，本發明提供一種信息譯碼方法、裝置、電子設備及存儲介質，以提高信息譯碼過程中LDPC軟譯碼效率及LDPC軟譯碼糾錯能力。技術方案如下：

一種信息譯碼方法，包括：

確定待進行信息譯碼的存儲器中的頁page，所述page由至少一個存儲單元cell組成；

獲取所述page的目標基礎信息，所述目標基礎信息包括所述page的歷史編擦次數和當前所述page中存儲信息在所述page中的存儲時長；

根據所述目標基礎信息確定所述page的目標置信度LLR信息和目標最低讀取次數，所述目標LLR信息指示所述page的至少一個電壓區域和每個所述電壓區域的LLR值；

讀取所述目標最低讀取次數的所述page，獲取每次讀取所述page時所述page中每個所述cell的閾值電壓所屬電壓區域，利用所述目標LLR信息和所述cell的各個所述閾值電壓所屬電壓區域計算所述page中每個所述cell的LLR均值；

對所述page中所有所述cell的LLR均值進行譯碼得到所述page的譯碼結果。

優選的，所述根據所述目標基礎信息確定所述page的目標置信度LLR信息和目標最低讀取次數，包括：

確定所述page在所述存儲器中所屬的目標page組，所述存儲器由多個page組構成，所述page組包括多個page；

獲取預先設置的與所述目標page組對應的至少一個LLR信息和至少一個最低讀取次數，所述至少一個LLR信息包括所述目標page組分別在預先設置的至少一個基礎信息中每個所述基礎信息的LLR信息，所述至少一個最低讀取次數包括所述目標page組分別在每個所述基礎信息的最低讀取次數；