[發明專利]堆疊的裸芯封裝體的裝置、系統和方法

在審

• 申請號: 202010771808.5
• 申請日: 2020-08-04
• 公開（公告）號: CN114068513A
• 公開（公告）日: 2022-02-18
• 發明（設計）人: 楊程;D.上官
• 申請（專利權）人: 弗萊克斯有限公司
• 主分類號: H01L25/18
• 分類號: H01L25/18;H01L25/065;H01L21/98
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 崔抗

一種封裝體，包含第一芯片堆疊體。第一芯片堆疊體包含含有第一接合結構的第一芯片、含有第二接合結構的第二芯片，第二接合結構面向第一接合結構且接合到第一接合結構，以及第二芯片上的第一電接觸體。第一電接觸體的至少一部分在平面圖中不與第一芯片重疊。

技術領域

本公開總體上涉及堆疊的裸芯封裝體的裝置、系統和方法。

背景技術

許多現代電子裝置采用封裝體，其包含堆疊的襯底或裸芯，電路元件安裝在之上和/或形成在襯底中并電連接到堆疊體中的其他電路元件。相關技術電子封裝體的靈活性、厚度和占地大小(footprint)受各種考慮限制，包含接合技術、布線要求，和/或制造/運輸過程。

發明內容

至少一個示例性實施例涉及一種封裝體，其包含第一芯片堆疊體，第一芯片堆疊體包含含有第一接合結構的第一芯片、含有第二接合結構的第二芯片，第二結合結構面向第一接合結構且接合到第一接合結構，以及第二芯片上的第一電接觸體。第一電接觸體的至少一部分在平面圖中不與第一芯片重疊。

至少一個示例性實施例涉及一種方法，包括在包含多個第一芯片的第一晶片中形成多個凹槽，將第一晶片接合到包含多個第二芯片的第二晶片以形成接合的結構，減薄接合的結構中的第一晶片以移除多個凹槽，以及裁切減薄的接合的結構以形成多個第一芯片堆疊體。每個第一芯片堆疊體包含第一多個芯片中的一個和第二多個芯片中的一個。

至少一個示例性實施例涉及一種封裝體，包含第一芯片堆疊體，第一芯片堆疊體包含含有第一接合結構的第一芯片、含有第二接合結構的第二芯片，第二接合結構面向第一接合結構且接合到第一接合結構，以及第二芯片上的第一電接觸體。第一電接觸體在平面圖中不與第一芯片重疊。封裝體包含粘附到第一芯片堆疊體的第二芯片堆疊體。第二芯片堆疊體包含含有第三接合結構的第三芯片、含有第四接合結構的第四芯片，第四接合結構面向第三接合結構且接合到第三接合結構，以及第四芯片上的第二電接觸體。第二電接觸體在平面圖中不與第三芯片重疊。封裝體還包含支撐襯底，其支撐第一芯片堆疊體和第二芯片堆疊體。

附圖說明

圖1示出了根據至少一個示例性實施例的封裝體的框圖。

圖2示出了根據至少一個示例性實施例的一組晶片。

圖3A示出了根據至少一個示例性實施例的芯片堆疊體的截面圖。

圖3B示出了根據至少一個示例性實施例的圖3A中的芯片堆疊體的平面圖。

圖4A示出了根據至少一個示例性實施例的芯片堆疊體的截面圖。

圖4B示出了根據至少一個示例性實施例的圖4A中的芯片堆疊體的平面圖。

圖5A示出了根據至少一個示例性實施例的芯片堆疊體的截面圖。

圖5B示出了根據至少一個示例性實施例的圖5A中的芯片堆疊體的平面圖。

圖6A示出了根據至少一個示例性實施例的芯片堆疊體的截面圖。

圖6B示出了根據至少一個示例性實施例的圖6A中的芯片堆疊體的平面圖。

圖7A示出了根據至少一個示例性實施例的芯片堆疊體的截面圖。

圖7B示出了根據至少一個示例性實施例的圖7A中的芯片堆疊體的平面圖。

圖8A示出了根據至少一個示例性實施例的芯片堆疊體的截面圖。

圖8B示出了根據至少一個示例性實施例的圖8A中的芯片堆疊體的平面圖。

圖9圖示了根據至少一個示例性實施例的制造芯片堆疊體和封裝體的方法。

具體實施方式