[發明專利]一種提高峰值功率測量觸發動態范圍的FPGA數字電路及方法在審

申請號：	202010770151.0	申請日：	2020-08-04
公開（公告）號：	CN112084731A	公開（公告）日：	2020-12-15
發明（設計）人：	蘇發;劉元商;李強;陳興騰;殷大鵬;李金山;冷朋;徐達旺	申請（專利權）人：	中電科儀器儀表有限公司
主分類號：	G06F30/33	分類號：	G06F30/33
代理公司：	青島智地領創專利代理有限公司 37252	代理人：	肖峰
地址：	266555 山***	國省代碼：	山東;37
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種提高峰值功率測量觸發動態范圍 fpga 數字電路方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

本發明公開了一種提高峰值功率測量觸發動態范圍的FPGA數字電路及方法，屬于峰值功率測量領域。本發明包括上升沿觸發模塊、下降沿觸發模塊和沿選擇模塊，通過上升沿觸發模塊和下降沿觸發模塊獲取觸發沿信號和非觸發沿信號，通過沿選擇模塊將最終的觸發沿信號對外輸出，以一種基于使能的兩電平(使能電平ADC的值和觸發電平ADC的值)觸發沿檢測方法，將內觸發最小可識別功率電平由原來的?15dBm優化到?20dBm，內觸發電平動態范圍提升了5dB，測量小信號時功率波形顯示更穩定，穩定的波形顯示也進一步提高了波形疊加后的峰值功率測量準確度。

技術領域

本發明屬于峰值功率測量領域，更具體地，涉及一種提高峰值功率測量觸發動態范圍的FPGA數字電路及方法。

背景技術

針對被測信號的內觸發技術已經被廣泛應用于微波峰值功率的測量中，穩定的內觸發可以為后期波形疊加而提高測量準確度和為波形的穩定顯示提供保障。

目前的內觸發技術主要包括兩種：模擬觸發和數字觸發。模擬觸發通過將被測信號與DAC設置的標準觸發電平同時送入模擬比較器正負輸入端進行比較，產生與被測信號同步的觸發信號供數字電路使用；數字觸發通過對被測信號數字化后的ADC的值與標準觸發電平對應的ADC的值進行數字比較，給出與被測信號同步的觸發信號。

現有的兩種內觸發方案，均存在一定的缺點：對于模擬觸發方案，模擬信號受外界噪聲和干擾影響大，無論是檢波后的被測信號還是DAC設置的標準觸發電平都極易受到噪聲和干擾的影響而出現誤觸發或觸發不到的情況，當檢波后被測信號越接近噪聲水平時，內觸發失真越為嚴重；對于數字觸發方案，使用單一的標準觸發電平對應的ADC參與數字比較，當被測信號數字化后的ADC的值受噪聲影響在標準觸發電平對應的ADC的值附近上下跳動時，會出現誤觸發情況而導致內觸發失真。

由于觸發動態范圍的不穩定，從而導致對于峰值小信號測量時功率波形顯示穩定度要求較高的場景，上述方案不能予以滿足。本發明提出一種FPGA數字電路，以一種基于使能的兩電平觸發沿檢測方法，測量小信號時功率波形顯示更穩定，進一步提高了波形疊加的峰值功率測量準確度。

發明內容

針對現有技術中存在的上述技術問題，本發明提出了一種提高峰值功率測量觸發動態范圍的FPGA數字電路和一種提高峰值功率測量觸發動態范圍的方法，設計合理，克服了現有技術的不足，具有良好的效果。

為了實現上述目的1，本發明采用如下技術方案：

一種提高峰值功率測量觸發動態范圍的FPGA數字電路，其包括：

上升沿觸發模塊，用于完成上升沿觸發信號的獲取；

下降沿觸發模塊，用于完成下降沿觸發信號的獲取；

沿選擇模塊，用于接收上升沿觸發信號和下降沿觸發信號，實現觸發信號的選擇功能。

優選地，所述上升沿觸發模塊包括：帶復位功能的第一比較器和第二比較器；

所述第一比較器的輸入信號包括：復位信號、上位機設置的上升沿觸發使能ADC的值、采集得到的信號ADC的值及系統時鐘信號；所述第一比較器的輸出信號為復位信號，與第二比較器的輸入端相連；

所述第二比較器的輸入信號包括：復位信號、上位機設置的上升沿觸發ADC的值、采集得到的信號ADC的值；所述第二比較器的輸出信號為最終產生的上升沿觸發信號，同時也作為復位信號，反饋到第一比較器的輸入端；

所述上升沿觸發模塊內部的時序變化均在系統時鐘信號的控制下。