[發(fā)明專利]產(chǎn)生偽隨機序列的方法和裝置、電子設(shè)備、存儲介質(zhì)

在審

• 申請?zhí)枺?/td>: 202010765593.6
• 申請日: 2020-07-31
• 公開（公告）號: CN114063980A
• 公開（公告）日: 2022-02-18
• 發(fā)明（設(shè)計）人: 蔡婉婕
• 申請（專利權(quán)）人: 深圳市中興微電子技術(shù)有限公司
• 主分類號: G06F7/58
• 分類號: G06F7/58
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司 11112
• 代理人: 姜春咸;馮建基

1.一種產(chǎn)生偽隨機序列的方法，包括：

將第一序列的M個比特值進行與運算和異或運算得到所述第一序列的第(A+m)個比特值；其中，所述M為大于或等于1的整數(shù)，所述A為大于或等于0的整數(shù)；

根據(jù)所述第一序列的第(A+m)個比特值確定偽隨機序列的第m個比特值。

2.根據(jù)權(quán)利要求1所述的方法，其中，所述將第一序列的M個比特值進行與運算和異或運算得到第一序列的第(A+m)個比特值包括：

將M個所述比特值中的第i個比特值和k_(m.i)進行與運算得到相應(yīng)的第i個中間比特值；其中，所述i為大于或等于1，且小于或等于M的整數(shù)，所述k_(m.i)為所述第i個比特值和m對應(yīng)的比例系數(shù)；其中，m為大于或等于0的整數(shù)；

將M個所述中間比特值進行異或運算得到所述第一序列的第(A+m)個比特值。

3.根據(jù)權(quán)利要求2所述的方法，所述將M個比特值中的第i個比特值和k_(m.i)進行與運算得到相應(yīng)的第i個中間比特值之前，該方法還包括：

根據(jù)i、m和k_(m.i)之間的第一對應(yīng)關(guān)系，確定k_(m.i)。

4.根據(jù)權(quán)利要求1所述的方法，其中，同一個分段對應(yīng)的m對應(yīng)的與運算和異或運算并行進行，所述偽隨機序列中屬于同一個分段的比特值的確定并行進行；其中，每一個所述分段包括所述偽隨機序列的N個比特值，N為大于或等于2的整數(shù)；所述分段為對所述偽隨機序列進行劃分得到的分段。

5.根據(jù)權(quán)利要求4所述的方法，其中，所述N小于或等于處理器支持的最大并行數(shù)。

6.根據(jù)權(quán)利要求1所述的方法，其中，所述M小于或等于處理器的位寬。

7.根據(jù)權(quán)利要求1所述的方法，其中，M個所述比特值包括：第j個比特值到第(j+M-1)個比特值；其中，j為大于或等于0的整數(shù)。

8.根據(jù)權(quán)利要求1-7任一項所述的方法，所述將第一序列的M個比特值進行與運算和異或運算得到第一序列的第(A+m)個比特值之前，該方法還包括：

根據(jù)所述第一序列的初始值計算所述第一序列的M個比特值。

9.根據(jù)權(quán)利要求1-7任一項所述的方法，所述根據(jù)第一序列的第(A+m)個比特值確定偽隨機序列的第m個比特值之前，該方法還包括：根據(jù)預(yù)先設(shè)置的i和第二序列的第i個比特值之間的第二對應(yīng)關(guān)系，獲取所述第二序列的第(A+m)個比特值；其中，所述i為大于或等于1，且小于或等于M的整數(shù)；

相應(yīng)的，所述根據(jù)第一序列的第(A+m)個比特值確定偽隨機序列的第m個比特值包括：根據(jù)所述第一序列的第(A+m)個比特值和所述第二序列的第(A+m)個比特值確定所述偽隨機序列的第m個比特值。

10.一種電子設(shè)備，包括：

至少一個處理器；

存儲器，所述存儲器上存儲有至少一個程序，當所述至少一個程序被所述至少一個處理器執(zhí)行，使得所述至少一個處理器實現(xiàn)根據(jù)權(quán)利要求1-9任意一項所述的產(chǎn)生偽隨機序列的方法。

11.一種計算機可讀存儲介質(zhì)，所述計算機可讀存儲介質(zhì)上存儲有計算機程序，所述計算機程序被處理器執(zhí)行時實現(xiàn)根據(jù)權(quán)利要求1-9任意一項所述的產(chǎn)生偽隨機序列的方法。