[發明專利]半導體電容器結構及制造方法

在審

• 申請號: 202010761595.8
• 申請日: 2020-07-31
• 公開（公告）號: CN114068540A
• 公開（公告）日: 2022-02-18
• 發明（設計）人: 全宗植;吳容哲;楊濤;李俊峰;王文武
• 申請（專利權）人: 中國科學院微電子研究所;真芯（北京）半導體有限責任公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 北京辰權知識產權代理有限公司 11619
• 代理人: 劉廣達

本申請公開了一種半導體電容器結構及制造方法，半導體電容器結構，包括：底層，所述底層包括間隔分布的多個焊墊；下電極，所述下電極包括底部和底部兩邊的側壁，所述底部位于所述焊墊的頂面上；介質層，沿著所述下電極的內側壁形成；上電極，填充于所述介質層容納的空間中；支撐層，至少一對相鄰所述下電極的側壁之間設置有三層或三層以上支撐層。本申請實施例提供的半導體電容器結構，在相鄰兩電極之間沿著垂直于底層的方向上具有多個支撐層，解決了由于傾斜裕量不足導致的電容器高度上限問題，獲取了更多的刻蝕裕量，可以確保獲取存儲電容所需要的電容器高度。

技術領域

本申請涉及半導體技術領域，具體涉及一種半導體電容器結構及制造方法。

背景技術

DRAM(Dynamic Random Access Memory，動態隨機存取存儲器)電容器(CAP)是高深寬比(Aspect Ratio)結構。目前高深寬比電容的制造工藝中主要采用了基于LAL化學腐蝕液的氧化物去除工藝，形成防止電容傾斜(Leaning)的支撐層(supporter layer)。現有技術使用頂部/中間(Top/Mid)的2個支撐層來進行傾斜保護。現有技術制造的半導體電容器結構如圖1所示，相鄰兩個下電極8的側壁之間只有兩個支撐層2。

隨著集成度的增加，深寬比進一步增大，導致電容傾斜裕量(leaning Margin)變得不足，增加支撐層的數量是重要的技術選擇之一。但常規工藝中，支撐層需要干法刻蝕工藝打開，支撐層數量越多，刻蝕工藝步驟的數量也將增加，這會增大對底電極的等離子體刻蝕損傷，存儲電容隨之增大，降低器件性能。

發明內容

本申請的目的是提供一種半導體電容器結構及制造方法。為了對披露的實施例的一些方面有一個基本的理解，下面給出了簡單的概括。該概括部分不是泛泛評述，也不是要確定關鍵/重要組成元素或描繪這些實施例的保護范圍。其唯一目的是用簡單的形式呈現一些概念，以此作為后面的詳細說明的序言。

根據本申請實施例的一個方面，提供一種半導體電容器結構，包括：

底層，所述底層包括間隔分布的多個焊墊；

下電極，所述下電極包括底部和底部兩邊的側壁，所述底部位于所述焊墊的頂面上；

介質層，沿著所述下電極的底壁和內側壁形成；

上電極，填充于所述介質層容納的空間中；

支撐層，至少一對相鄰所述下電極的側壁之間設置有三層或三層以上支撐層。

根據本申請實施例的另一個方面，提供一種半導體電容器結構的制造方法，包括：

提供一底層，所述底層包括間隔分布的多個焊墊；

在所述底層上依次交疊沉積多個犧牲層和多個支撐層形成堆疊層，所述犧牲層和支撐層至少各包括三層；

制造多個縱向貫穿所述堆疊層的第一溝槽；其中，所述第一溝槽暴露出所述焊墊；

在所述第一溝槽的底壁和內側表面上形成電容器的下電極；

將相鄰兩所述下電極之間的犧牲層全部去除，得到半導體電容器結構。

根據本申請實施例的另一個方面，提供一種電子設備，包括上述的半導體電容器結構。

本申請實施例的其中一個方面提供的技術方案可以包括以下有益效果：

本申請實施例提供的半導體電容器結構，在相鄰兩電極之間沿著垂直于底層的方向上具有多個支撐層，解決了由于傾斜裕量不足導致的電容器高度上限問題，獲取了更多的刻蝕工藝裕量，可以確保獲取存儲電容所需要的電容器高度。