[發(fā)明專利]基于CCSA與Sigmoid激活函數(shù)復(fù)用的電路結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 202010758947.4
• 申請(qǐng)日: 2020-07-31
• 公開（公告）號(hào): CN111969993B
• 公開（公告）日: 2022-10-18
• 發(fā)明（設(shè)計(jì)）人: 藺智挺;蒯鵬;吳秀龍;盧文娟;彭春雨;趙強(qiáng);陳軍寧
• 申請(qǐng)（專利權(quán)）人: 安徽大學(xué)
• 主分類號(hào): H03K19/0175
• 分類號(hào): H03K19/0175;G06N3/04;G06N3/063
• 代理公司: 北京凱特來(lái)知識(shí)產(chǎn)權(quán)代理有限公司 11260
• 代理人: 鄭立明;韓珂

本發(fā)明公開了一種CCSA與Sigmoid激活函數(shù)復(fù)用電路結(jié)構(gòu)，在CCSA電路結(jié)構(gòu)的基礎(chǔ)上增加了三個(gè)PMOS晶體管，晶體管N1的柵極固定接電源地(VSS)，N0和N2的柵極分別接控制信號(hào)(SW1、SW2)，通過(guò)控制信號(hào)將復(fù)用電路在CCSA電路與Sigmoid激活函數(shù)電路之間進(jìn)行切換，即：當(dāng)SW1高電平，SW2為低電平時(shí)，復(fù)用電路為CCSA電路；當(dāng)SW1低電平，SW2為高電平時(shí)，復(fù)用電路為Sigmoid激活函數(shù)電路。該電路結(jié)構(gòu)簡(jiǎn)單，運(yùn)算速度快，并且極大的降低了芯片的面積。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路的設(shè)計(jì)領(lǐng)域，尤其涉及一種基于CCSA與Sigmoid激活函數(shù)復(fù)用的電路結(jié)構(gòu)。

背景技術(shù)

目前，現(xiàn)代計(jì)算機(jī)技術(shù)已步入高速發(fā)展期，計(jì)算機(jī)能準(zhǔn)確、快速地解決運(yùn)算規(guī)則已定、特征清晰明確的可編程問(wèn)題，在數(shù)值和邏輯運(yùn)算方面，現(xiàn)在計(jì)算機(jī)已遠(yuǎn)遠(yuǎn)超越人類大腦的水平。但是，目前計(jì)算機(jī)系統(tǒng)是依照Von-Neumann原理，基于程序存取進(jìn)行工作的，其結(jié)構(gòu)模式與運(yùn)行機(jī)制仍然很難打破固有的邏輯運(yùn)算規(guī)則，因而在諸如圖像處理、語(yǔ)音識(shí)別等方面的功能遠(yuǎn)遠(yuǎn)不如人類大腦的處理水平，于是與人腦思維方式相近的人工神經(jīng)網(wǎng)絡(luò)(Artificial Neural Networks，縮寫為ANN)成為了研究的重點(diǎn)。

ANN是以人的大腦工作模式為基礎(chǔ)，模擬生物神經(jīng)網(wǎng)絡(luò)的人工智能系統(tǒng)。因其具有大規(guī)模并行處理、非線性映射、分布式存儲(chǔ)、自組織、自學(xué)習(xí)等優(yōu)點(diǎn)，已經(jīng)廣泛應(yīng)用于故障檢測(cè)、智能工程、信號(hào)處理、優(yōu)化組合、機(jī)器人控制等領(lǐng)域。作為目前研究最熱、應(yīng)用最為廣泛的神經(jīng)網(wǎng)絡(luò)，誤差反轉(zhuǎn)(BP)神經(jīng)網(wǎng)絡(luò)最重要的是能夠模擬任何給定的非線性函數(shù)，而非線性處理能力主要通過(guò)神經(jīng)元的激活函數(shù)來(lái)實(shí)現(xiàn)。相對(duì)于其他神經(jīng)元激活函數(shù)，Sigmoid函數(shù)因其良好的導(dǎo)數(shù)性能，能夠很好的提高神經(jīng)網(wǎng)絡(luò)的學(xué)習(xí)效率和收斂速度，成為目前BP神經(jīng)網(wǎng)絡(luò)最常用的非線性變換函數(shù)。Sigmoid函數(shù)是一個(gè)在生物學(xué)中常見的S型函數(shù)，也稱S型生長(zhǎng)曲線。在信息科學(xué)中，由于其單增以及反函數(shù)單增的性質(zhì)，常用于LR中，也可用于神經(jīng)網(wǎng)絡(luò)最后一層。它能夠把輸入的連續(xù)實(shí)值變換為(0,1)之間的輸出，特別的，如果是非常大的負(fù)數(shù)，那么輸出就是0，如果是非常大的正數(shù)，輸出就是1。

近年來(lái)，隨著神經(jīng)網(wǎng)絡(luò)VLSI實(shí)現(xiàn)技術(shù)的快速發(fā)展以及片上學(xué)習(xí)的深入研究，很多學(xué)者提出了多種神經(jīng)元的激活函數(shù)，如閾值函數(shù)、分段線性函數(shù)以及Sigmoid函數(shù)。現(xiàn)有的技術(shù)只能完成Sigmoid激活函數(shù)的功能，功能單一，如果想要擁有CCSA的功能，則需要步置兩個(gè)電路，從而增加了芯片的面積開銷。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種基于CCSA與Sigmoid激活函數(shù)復(fù)用的電路結(jié)構(gòu)，在CCSA(Cross Coupled Sensitive Amplifier，交叉耦合靈敏放大器)的電路結(jié)構(gòu)基礎(chǔ)上增加了三個(gè)PMOS晶體管作為控制開關(guān)，通過(guò)控制信號(hào)的變換使其在CCSA電路與Sigmoid激活函數(shù)電路之間進(jìn)行切換。

本發(fā)明的目的是通過(guò)以下技術(shù)方案實(shí)現(xiàn)的：

一種基于CCSA與Sigmoid激活函數(shù)復(fù)用的電路結(jié)構(gòu)，包括：外圍電路和復(fù)用電路；所述外圍電路設(shè)置于所述復(fù)用電路的外部，所述復(fù)用電路包括：CCSA模式電路和Sigmoid激活函數(shù)模式電路；

其中，CCSA模式電路包括：PMOS晶體管P1和P2、NMOS晶體管M1、M2和M3；所述Sigmoid激活函數(shù)模式電路在CCSA模式電路的基礎(chǔ)上增加了三個(gè)PMOS晶體管N0，N1和N2；

所述PMOS晶體管P1和P2的源極均與VDD相連，PMOS晶體管P1與NMOS晶體管M2的漏極連接在一起，PMOS晶體管P2與NMOS晶體管M3的漏極連接在一起；NMOS晶體管M2和M3的柵極都與外圍電路相連；

所述NMOS晶體管M1的源極與VSS相連，漏極與NMOS晶體管M2和M3的源極相連，柵極與使能信號(hào)Saen相連；