[發(fā)明專利]基于RAM總線的Turbo譯碼存儲(chǔ)方法及裝置和譯碼器

有效

• 申請(qǐng)?zhí)枺?/td>: 202010750180.0
• 申請(qǐng)日: 2020-07-30
• 公開（公告）號(hào): CN111865336B
• 公開（公告）日: 2021-11-02
• 發(fā)明（設(shè)計(jì)）人: 馬文佳;劉瑩;楊茂豐;馬楊飛;馬越
• 申請(qǐng)（專利權(quán)）人: 北京芯領(lǐng)航通科技有限公司
• 主分類號(hào): H03M13/25
• 分類號(hào): H03M13/25;H04L1/00
• 代理公司: 北京匯彩知識(shí)產(chǎn)權(quán)代理有限公司 11563
• 代理人: 王鍵

1.一種基于RAM總線的Turbo譯碼存儲(chǔ)方法，其特征在于，包括以下步驟：

1)設(shè)置第一隨機(jī)存取存儲(chǔ)器ram1，接收總線數(shù)據(jù)；

2)設(shè)置第二隨機(jī)存取存儲(chǔ)器ram2；從總線上接收一組數(shù)據(jù)后，進(jìn)行解復(fù)用，把信息位存儲(chǔ)到第二隨機(jī)存取存儲(chǔ)器ram2中；

3)將解復(fù)用后的校驗(yàn)位存儲(chǔ)到第一隨機(jī)存取存儲(chǔ)器ram1中，重復(fù)利用ram1；

所述校驗(yàn)位包括兩種校驗(yàn)信息，第一編碼器輸出的校驗(yàn)信息是校驗(yàn)位A、校驗(yàn)位B，第二編碼器輸出的校驗(yàn)信息是校驗(yàn)位A’、校驗(yàn)位B’；所述ram1存儲(chǔ)校驗(yàn)信息的方式是偶地址存儲(chǔ)第一編碼器輸出的校驗(yàn)位A、校驗(yàn)位B，奇地址存儲(chǔ)的是第二編碼器輸出的校驗(yàn)位A’、校驗(yàn)位B’；

4)將譯碼輸出的譯碼結(jié)果也存儲(chǔ)到第一隨機(jī)存取存儲(chǔ)器ram1中，再重復(fù)利用ram1。

2.根據(jù)權(quán)利要求1所述的基于RAM總線的Turbo譯碼存儲(chǔ)方法，其特征在于，還包括設(shè)置第三隨機(jī)存取存儲(chǔ)器arm3，存儲(chǔ)作為譯碼先驗(yàn)信息的外部信息。

3.根據(jù)權(quán)利要求2所述的基于RAM總線的Turbo譯碼存儲(chǔ)方法，其特征在于，所述第三隨機(jī)存取存儲(chǔ)器arm3存儲(chǔ)的外部信息，在第一次迭代譯碼時(shí)，令z1(m)＝0，作為本次譯碼的先驗(yàn)信息ap1；第一譯碼器從第二隨機(jī)存取存儲(chǔ)器ram2讀取信息位X、從第一隨機(jī)存取存儲(chǔ)器ram1讀取校驗(yàn)位A、校驗(yàn)位B，用信息位X、校驗(yàn)位A，B、先驗(yàn)信息ap1進(jìn)行譯碼得到對(duì)數(shù)似然比LLR1，把對(duì)數(shù)似然比LLR1減去先驗(yàn)信息ap1和信息位X，得到外部信息z2(m)，存儲(chǔ)到ram3中；

第二譯碼器經(jīng)交織器從第三隨機(jī)存取存儲(chǔ)器arm3中讀取外部信息z2(m)，作為本次譯碼的先驗(yàn)信息ap2，并從第二隨機(jī)存取存儲(chǔ)器ram2經(jīng)交織器讀取信息位X’、從第一隨機(jī)存取存儲(chǔ)器ram1讀取校驗(yàn)位A’、校驗(yàn)位B’，用信息位X’、校驗(yàn)位A’，B’、先驗(yàn)信息ap2進(jìn)行譯碼得到似然值LLR2，似然值LLR2減去先驗(yàn)信息ap2和信息位X’，得到外部信息z1(m)，原位存儲(chǔ)到ram3并覆蓋外部信息z2(m)。

4.根據(jù)權(quán)利要求3所述的基于RAM總線的Turbo譯碼存儲(chǔ)方法，其特征在于，所述似然值LLR2經(jīng)解交織器后，與門限值進(jìn)行比較，得到硬判決結(jié)果，作為本次Turbo譯碼輸出結(jié)果存儲(chǔ)到ram1；所述ram1存儲(chǔ)硬判決結(jié)果的方式是，從高地址向低地址存儲(chǔ)。

5.一種采用如權(quán)利要求1至4之一所述的基于RAM總線的Turbo譯碼存儲(chǔ)方法的存儲(chǔ)裝置，其特征在于，包括第一隨機(jī)存取存儲(chǔ)器ram1以及第二隨機(jī)存取存儲(chǔ)器ram2，所述第一隨機(jī)存取存儲(chǔ)器ram1與RAM總線連接，用于緩存接收的總線數(shù)據(jù)；還連接解復(fù)用模塊，存儲(chǔ)解復(fù)用后的校驗(yàn)位數(shù)據(jù)；所述第一隨機(jī)存取存儲(chǔ)器ram1的偶地址存儲(chǔ)第一個(gè)編碼器輸出的校驗(yàn)位A、校驗(yàn)位B，奇地址存儲(chǔ)第二個(gè)編碼器輸出的校驗(yàn)位A’、校驗(yàn)位B’；所述第二隨機(jī)存取存儲(chǔ)器ram2連接解復(fù)用模塊，用于存儲(chǔ)解復(fù)用后的信息位數(shù)據(jù)；所述第一隨機(jī)存取存儲(chǔ)器ram1還連接門限判決模塊，用于存儲(chǔ)譯碼輸出的硬判決結(jié)果。

6.根據(jù)權(quán)利要求5所述的基于RAM總線的Turbo譯碼存儲(chǔ)方法的存儲(chǔ)裝置，其特征在于，所述第一隨機(jī)存取存儲(chǔ)器ram1存儲(chǔ)硬判決結(jié)果是從高地址向低地址存儲(chǔ)。

7.根據(jù)權(quán)利要求6所述的基于RAM總線的Turbo譯碼存儲(chǔ)方法的存儲(chǔ)裝置，其特征在于，還包括第三隨機(jī)存取存儲(chǔ)器ram3，用于存儲(chǔ)作為譯碼先驗(yàn)信息的外部信息。

8.一種譯碼器，采用如權(quán)利要求5至7之一所述的基于RAM總線的Turbo譯碼存儲(chǔ)方法的存儲(chǔ)裝置，其特征在于，還包括第一譯碼器、第二譯碼器，交織器、解交織器；所述第一譯碼器分別連接第一隨機(jī)存取存儲(chǔ)器ram1以及第二隨機(jī)存取存儲(chǔ)器ram2，通過(guò)解交織器連接第三隨機(jī)存取存儲(chǔ)器ram3；所述第二譯碼器連接第一隨機(jī)存取存儲(chǔ)器ram1，通過(guò)交織器連接第二隨機(jī)存取存儲(chǔ)器ram2，還通過(guò)交織器連接第三隨機(jī)存取存儲(chǔ)器ram3，第二譯碼器還通過(guò)解交織器和門限判決器連接第一隨機(jī)存取存儲(chǔ)器ram1。