[發明專利]一種可靠性可檢測的APUF電路及工作方法

有效

• 申請號: 202010748501.3
• 申請日: 2020-07-30
• 公開（公告）號: CN111865615B
• 公開（公告）日: 2022-07-19
• 發明（設計）人: 王鎮;劉委
• 申請（專利權）人: 南京博芯電子技術有限公司
• 主分類號: H04L9/32
• 分類號: H04L9/32;H03K5/125
• 代理公司: 南京智造力知識產權代理有限公司 32382
• 代理人: 張明明

本發明提出一種可靠性可檢測的APUF電路及工作方法，屬于信息安全技術領域。本發明通過在APUF電路中插入反相器與選擇器，反相器使得鏈路的延時變大；插入基于反相器的鎖存電路，使得電路在當前激勵下的狀態可以被捕捉，并將延時差量化于每一級基本延時單元，從而判斷當前激勵所能產生的延時差，進而判斷當前激勵下APUF的相對可靠性。該方法具有輕量級的優點，不需要外部復雜的專用電路進行檢測，具有一定的應用前景。

技術領域

本發明屬于信息安全技術領域，具體涉及一種可靠性可檢測的APUF電路及工作方法。

背景技術

作為一種新興的硬件安全機制，物理不可克隆函數(Physical UnclonableFunctions，PUFs)因其特有的不可克隆/無法預測的特性被廣泛關注。其利用集成電路制造過程中納米級的制造差異，廣泛應用于密鑰生成，安全認證等領域，尤其是在低成本IoT設備中，有著廣泛的應用場景。

APUF是研究最為廣泛的strong PUF，其利用集成電路制造過程中所產生的線路延時差生成唯一的輸出。其中，通過仲裁器判決上下兩路延時線路中上升沿信號的到達順序，提取響應值。其優點在于，能夠產生指數級的激勵響應對(Challenge-Response Pairs,CRPs)，例如在擁有64級基本延時單元的APUF中，challenge信號為64-bit，所擁有的激勵響應對為2⁶⁴。

然而，在某些激勵下，兩條延時鏈路的時間差過小，以至于該延時差易被噪聲覆蓋，或者無法被仲裁器捕捉，從而導致輸出(響應)出現可靠性問題。因此，判斷激勵的延時差，提取延時差較大的激勵進行應用，是提升APUF可靠性的方法之一。

然而，現有APUF結構通過D觸發器檢測延時鏈路的達到順序，進而生成響應，無法檢測延時鏈路的延時差。而較小的延時差產生的響應可靠性較差，影響APUF電路的實際應用。為了檢測APUF電路的可靠性，往往需要設計外部專用檢測電路，這導致電路結構復雜。因此，研究一種不需要外部復雜的專用電路進行可靠性檢測的APUF電路及檢測方法，具有較高的應用前景。

發明內容

本發明的目的是為了克服現有技術所存在的不足而提出了一種可靠性可檢測的APUF電路及工作方法，通過在APUF鏈路中插入反相器與選擇器，反相器使得鏈路的延時變大；插入基于反相器的鎖存電路，使得電路在當前激勵下的狀態可以被捕捉，并將延時差量化于每一級基本延時單元，從而判斷當前激勵所能產生的延時差，進而判斷當前激勵下APUF的相對可靠性。該方法具有輕量級的優點，不需要外部復雜的專用電路進行檢測，具有一定的應用前景。

為了解決上述技術問題，本發明提出如下技術方案：

本發明提出一種可靠性可檢測的APUF電路，包括：脈沖產生器、n級串聯連接的基本延時單元、D觸發器。其中，每級基本延時單元的結構完全相同，均有四個輸入信號端、兩個控制信號端和兩個輸出信號端。

其中，第一級基本延時單元的第一輸入信號端、第二輸入信號端、第三輸入信號端和第四輸入信號端均與脈沖產生器的輸出端連接，第一級基本延時單元的第一輸出信號端與第二級基本延時單元的第一輸入信號端和第四輸入信號端連接，第一級基本延時單元的第二輸出信號端與第二級基本延時單元的第二輸入信號端和第三輸入信號端連接；第二級基本延時單元的第一輸出信號端與第三級基本延時單元的第一輸入信號端和第四輸入信號端連接，第二級基本延時單元的第二輸出信號端與第三級基本延時單元的第二輸入信號端和第三輸入信號端連接；依次類推，第n-1級基本延時單元的第一輸出信號端與第n級基本延時單元的第一輸入信號端和第四輸入信號端連接，第n-1級基本延時單元的第二輸出信號端與第n級基本延時單元的第二輸入信號端和第三輸入信號端連接；第n級基本延時單元的第一輸出信號端與D觸發器的數據端連接，第n級基本延時單元的第二輸出信號端與D觸發器的時鐘脈沖端連接。當第n級基本延時單元的第二輸出信號端輸出信號的傳輸速度快于其第一輸出信號端輸出信號的傳播速度時，D觸發器的輸出端輸出0，反之輸出1。