[發明專利]一種二次諧波增強型寬帶除三分頻器

有效

• 申請號: 202010746591.2
• 申請日: 2020-07-29
• 公開（公告）號: CN111884595B
• 公開（公告）日: 2022-06-14
• 發明（設計）人: 薛泉;宛操
• 申請（專利權）人: 華南理工大學
• 主分類號: H03D7/16
• 分類號: H03D7/16
• 代理公司: 廣州粵高專利商標代理有限公司 44102
• 代理人: 何淑珍;陳偉斌

本發明公開了一種二次諧波增強型寬帶除三分頻器，包括第一電感、第二電感、第三電感、第四電感、第一電容、第二電容、第三電容、第四電容、第五電容、第六電容、第七電容、第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管、第九晶體管、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第一偏置電壓、第二偏置電壓、第三偏置電壓。本發明利用?差分對和變壓器增強了除三分頻中的二次諧波強度，增加了分頻器頻率范圍。除此之外，本發明不用頻率調諧，用在鎖相環電路里，更容易應用。

技術領域

本發明涉及電子通信技術的毫米波前端電路領域，具體涉及一種二次諧波增強型寬帶除三分頻器。

背景技術

近年來，第五代（5G）通信備受學術界工業界青睞，毫米波收發機是5G通信系統必不可少的一環，其中一個關鍵電路是鎖相環中緊隨壓控振蕩器的第一級分頻器——注入鎖定分頻器。該分頻器在鎖相環系統中屬于前端模塊，工作頻率與振蕩器頻率一致，可跟蹤振蕩器頻率變化并對其分頻。注入鎖定分頻器最重要的性能指標是輸入信號帶寬。

目前已有的方案中，[1] 利用差分注入的共模點二次諧波，在原有三分頻的基礎上，進行二分頻，增加輸入頻率范圍，無調諧情況下輸入頻率范圍不超過1GHz（[1] Wu J,Chen C, Kao H, et al. Divide-by-Three Injection-Locked Frequency DividerCombined With Divide-by-Two Locking[J]. IEEE Microwave and WirelessComponents Letters, 2013, 23(11): 590-592.）。[2] 采用開關注入結構實現了一款頻率范圍為4.5GHz的30GHz注入鎖定除三分頻器（[2] Seow B, Huang T, Wu C, et al. ALow-Voltage 30-GHz CMOS Divide-by-Three ILFD With Injection-Switched Cross-Coupled Pair Technique[J]. IEEE Transactions on Microwave Theory andTechniques, 2017, 65(5): 1560-1568.）；[3]提出了一種利用尾部注入的雙注入的三分頻器，相對帶寬為8.5%（[3] Abdulaziz M, Forsberg T, Tormanen M, et al. A 10-mWmm-Wave Phase-Locked Loop With Improved Lock Time in 28-nm FD-SOI CMOS[J].IEEE Transactions on Microwave Theory and Techniques, 2019, 67(4): 1588-1600.）。該類分頻器適用于毫米波通信前端電路。現有的分頻器的分頻帶寬都不夠大，需要變容管進行頻率調諧，在無調諧情況下輸入頻率范圍的相對帶寬偏小。

發明內容

本發明的目的在于增強除三分頻器中二次諧波強度，增大輸入信號帶寬，在無頻率調諧情況下也能實現寬帶分頻器

本發明至少通過如下技術方案之一實現。

一種二次諧波增強型寬帶除三分頻器，包括第一電感L1x、第二電感L1y、第三電感L2、第四電感L3、第一電容C1x、第二電容C1y、第三電容C2x、第四電容C2y、第五電容C3x、第六電容C3y、第七電容C4、第一晶體管M1x、第二晶體管M1y、第三晶體管M2x、第四晶體管M2y、第五晶體管M3x、第六晶體管M3y、第七晶體管M4、第八晶體管M5x、第九晶體管M5y、第一電阻R1y、第二電阻R1x、第三電阻R2、第四電阻R3x、第五電阻R3y、第一偏置電壓VB、第二偏置電壓VB1、第三偏置電壓VB2；

所述第一電感L1x和第二電感L1y的正端連接第一電源VDD1；

所述第一電容C1x的一端接第一電感L1x的負端，另一端接地；

所述第二電容C1y的一端接第二電感L1y的負端，另一端接地；