[發明專利]FPGA的AMBA總線接口調試方法、裝置及FPGA

有效

• 申請號: 202010745210.9
• 申請日: 2020-07-29
• 公開（公告）號: CN111858218B
• 公開（公告）日: 2022-07-08
• 發明（設計）人: 李志;童元滿
• 申請（專利權）人: 浪潮（北京）電子信息產業有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 劉曉菲

1.一種FPGA的AMBA總線接口調試方法，其特征在于，應用于SOC型的FPGA，包括：

獲取目標調試命令腳本，其中，所述目標調試命令腳本為通過Vivado工具獲取到的TCL腳本；

調用所述Vivado工具中的JTAG to AXI IP將所述目標調試命令腳本轉換為標準AXI接口數據；

調用所述Vivado工具中的AXI Interconnect IP以及根據目標接口模塊確定出的預設IP進行所述標準AXI接口數據對應的調試操作，以便對所述目標接口模塊進行調試，其中，所述目標接口模塊為所述目標調試命令腳本中的目標地址對應的接口模塊；

其中，所述調用所述Vivado工具中的AXI Interconnect IP以及根據目標接口模塊確定出的預設IP進行所述標準AXI接口數據對應的調試操作，以便對所述目標接口模塊進行調試，包括：

若所述目標接口目標為AHB Slave接口模塊，則調用所述Vivado工具中的AXIInterconnect IP以及AXI to AHB Lite Bridge IP進行所述標準AXI接口數據對應的調試操作，以便對所述AHB Slave接口模塊進行調試；

若所述目標接口目標為AXI Slave接口模塊，則調用所述Vivado工具中的AXIInterconnect IP進行所述標準AXI接口數據對應的調試操作，以便對所述AXI Slave接口模塊進行調試；

若所述目標接口目標為AXI Master接口模塊，則調用所述Vivado工具中的AXIInterconnect IP、AXI BRAM Controller IP以及Bock Memory Generator IP進行所述標準AXI接口數據對應的調試操作，以便對所述AXI Master接口模塊進行調試；

若所述目標接口目標為AHB Master接口模塊，則調用所述Vivado工具中的AXIInterconnect IP、AXI BRAM Controller IP、Bock Memory Generator IP以及AHB Liteto AXI Bridge IP進行所述標準AXI接口數據對應的調試操作，以便對所述AHB Master接口模塊進行調試；并且，調用所述AXI BRAM Controller IP建立所述AXI Interconnect IP和所述Bock Memory Generator IP之間的通信；調用所述Bock Memory Generator IP模擬所述FPGA的內存，以存儲所述標準AXI接口數據對應的目標數據；調用所述AXI BRAMController IP以及所述AHB Lite to AXI Bridge IP建立所述Bock Memory GeneratorIP和所述AHB Master接口模塊之間的通信，以便所述AHB Master接口模塊讀取所述目標數據并進行相應處理，以進行所述AHB Master接口模塊調試。

2.根據權利要求1所述的FPGA的AMBA總線接口調試方法，其特征在于，所述獲取目標調試命令腳本，包括：

獲取通過JTAG傳輸的所述目標調試命令腳本。