[發明專利]容錯計算方法及其容錯計算裝置、存儲介質和計算機設備

有效

• 申請號: 202010744013.5
• 申請日: 2020-07-29
• 公開（公告）號: CN114064331B
• 公開（公告）日: 2023-01-03
• 發明（設計）人: 王崢;董博;陳文軒
• 申請（專利權）人: 中國科學院深圳先進技術研究院
• 主分類號: G06F11/07
• 分類號: G06F11/07;G06N3/063
• 代理公司: 深圳市銘粵知識產權代理有限公司 44304
• 代理人: 孫偉峰

本發明公開了一種用于神經網絡并行計算架構的容錯計算方法及其容錯計算裝置、存儲介質和計算機設備，容錯計算方法包括：獲取圖像數據并輸入至并行計算單元陣列；確定所述并行計算單元陣列中的重復計算單元組，所述重復計算單元組中的計算單元位于同一行且同一時刻接收的圖像數據相同；判斷所述重復計算單元組的各個計算單元在同一時刻的乘積是否相同，若不相同，則確定所述重復計算單元組中存在錯誤計算單元；重新確定所述錯誤計算單元的乘積。基于圖像數據存在局部相同的特性，通過對相近的計算單元的乘積進行比較，以確定各個計算單元是否錯誤，并對錯誤的計算單元進行修正，從而降低計算單元的故障率，提高神經網絡的計算準確率。

技術領域

本發明屬于數據處理技術領域，具體地講，涉及用于神經網絡并行計算架構的容錯計算方法及其容錯計算裝置、計算機可讀存儲介質、計算機設備。

背景技術

神經網絡處理器正朝著低功耗和高可靠性的方向發展。隨著半導體技術的進步，器件尺寸正向深亞微米的深處邁進，器件的物理缺陷，設備老化問題以及特定的應用環境，比如航空航天和軍工等，對神經網絡處理器的可靠性提出了更高的要求。目前針對神經網絡處理器容錯性的研究往往集中在網絡結構，算法以及訓練方法的改進，和儲存參數及中間結果的靜態隨機存取存儲器(Static Random-Access Memory，簡稱SRAM)。對于神經網絡計算單元容錯能力的研究可謂鳳毛麟角。而隨著神經網絡模型層數的增大，更高的計算性能也使得計算單元的容錯性變的不可忽視。最新的神經網絡具有數百萬個卷積運算參數，因此為之設計的專用神經網絡加速器需要大量的乘法器以應對數十億次的矩陣乘法運算，計算單元面積的增大往往意味著更高的故障發生率。

發明內容

(一)本發明所要解決的技術問題

本發明解決的技術問題是：如何檢測各個計算單元的計算結果是否正確以及時對錯誤結果進行改正。

(二)本發明所采用的技術方案

一種神經網絡并行計算架構的容錯計算方法，所述容錯計算方法包括：

獲取圖像數據并輸入至并行計算單元陣列；

確定所述并行計算單元陣列中的重復計算單元組，所述重復計算單元組中的計算單元位于同一行且同一時刻接收的圖像數據相同；

判斷所述重復計算單元組的各個計算單元在同一時刻的乘積是否相同，若不相同，則確定所述重復計算單元組中存在錯誤計算單元；

重新確定所述錯誤計算單元的乘積。

優選地，所述重復計算單元組的數量為多個，且每個所述重復計算單元組包括兩個相鄰的計算單元。

優選地，所述重新確定所述錯誤計算單元的乘積的方法包括：

若所述重復計算單元組的兩個計算單元在同一時刻的乘積不相同，則確定所述重復計算單元組的兩個計算單元均為錯誤計算單元；

重新計算兩個錯誤計算單元的乘積。

優選地，重新確定所述錯誤計算單元的乘積的方法包括：

若所述重復計算單元組的其中兩個計算單元在同一時刻的乘積相同且另外一個計算單元的乘積不同，則確定乘積不同的計算單元為錯誤計算單元；

將乘積相同的兩個計算單元的乘積作為錯誤計算單元的乘積。

優選地，重新確定所述錯誤計算單元的乘積的方法還包括：

若所述重復計算單元組的三個計算單元在同一時刻的乘積均不相同，則確定所述重復計算單元組的三個計算單元均為錯誤計算單元；

重新計算三個錯誤計算單元的乘積。