[發明專利]一種柵極結構及其制造方法、半導體器件、芯片

在審

• 申請號: 202010739645.2
• 申請日: 2020-07-28
• 公開（公告）號: CN114005745A
• 公開（公告）日: 2022-02-01
• 發明（設計）人: 申相旭;高建峰;白國斌;劉衛兵;李俊杰
• 申請（專利權）人: 中國科學院微電子研究所;真芯（北京）半導體有限責任公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/285;H01L29/423;H01L29/788;H01L27/11521
• 代理公司: 北京辰權知識產權代理有限公司 11619
• 代理人: 劉廣達

本公開提供了一種柵極結構及其制造方法、半導體器件、芯片，該方法包括：提供半導體基底，半導體基底上依次形成有柵極絕緣層、第一導電層、誘電層和第二導電層；通過化學氣相沉積工藝在第二導電層上形成硅化鎢層，化學氣相沉積工藝采用的溫度的取值區間為400℃?600℃；對硅化鎢層、第二導電層、誘電層、第一導電層和柵極絕緣層刻蝕，形成多個相互間隔的柵極結構。本公開中化學氣相沉積工藝的溫度在400℃?600℃之間，相對較低，能使得形成的硅化鎢層的表面平整，使硅化鎢層表面各處對刻蝕的應力程度相同，避免在硅化鎢層的晶界表面發生不易刻蝕的現象，不會造成硅化鎢殘留，減少硅化鎢殘留誘發柵極橋接的情況，提高器件的產品良率。

技術領域

本公開涉及半導體器件技術領域，更為具體來說，本公開涉及一種柵極結構及其制造方法、半導體器件、芯片。

背景技術

目前包含金屬柵的半導體元件中，金屬柵通常包括硅化鎢層。當前相關技術制造的硅化鎢層的表面形態不夠平整，導致在圖案化過程中硅化鎢層的晶界表面會發生不易刻蝕的現象，容易造成硅化鎢殘留。在采用這樣的半導體元件制造的存儲單元中，這些殘留會誘發柵極的橋接缺陷，嚴重影響器件的產品質量。

發明內容

為解決現有的柵極結構存在的問題，本公開提供了一種柵極結構及其制造方法、半導體器件、芯片，在溫度400℃-600℃下采用化學氣相沉積工藝形成硅化鎢層，形成的硅化鎢層的表面平整，大大減少了刻蝕造成的硅化鎢殘留，減少了柵極的橋接缺陷，提高了器件的產品良率。

根據一個或多個實施例，一種柵極結構的制造方法，包括：

提供半導體基底，所述半導體基底上依次形成有柵極絕緣層、第一導電層、誘電層和第二導電層；通過化學氣相沉積工藝在所述第二導電層上形成硅化鎢層，所述化學氣相沉積工藝采用的溫度的取值區間為400℃-600℃；對所述硅化鎢層、所述第二導電層、所述誘電層、所述第一導電層和所述柵極絕緣層進行刻蝕，形成多個相互間隔的柵極結構。

根據一個或多個實施例，一種上述方法制造的柵極結構，包括：依次排列的半導體基底、柵極絕緣層、浮柵、誘電層和控制柵；所述控制柵包括第二導電層和硅化鎢層，所述硅化鎢層是采用化學氣相沉積工藝在400℃-600℃的溫度下形成的。

根據一個或多個實施例，一種半導體器件，包括上述的柵極結構。

根據一個或多個實施例，一種芯片，包括上述的半導體器件。

本公開的有益效果為：

本公開實施例形成硅化鎢層所采用的化學氣相沉積工藝的溫度在400℃-600℃之間，溫度相對較低，能夠使得形成的硅化鎢層的表面平整，大大減少了相關技術中硅化鎢層表面存在的凸起或凹陷，使得硅化鎢層表面各處對刻蝕的應力程度相同，避免在硅化鎢層的晶界表面發生不易刻蝕的現象，不會造成硅化鎢殘留，從而大大減少了硅化鎢殘留誘發柵極橋接的情況，提高了器件的產品良率。

進一步地，在刻蝕過程中對半導體基底進行一定量的過度刻蝕，確保相鄰的柵極結構之間不會存在硅化鎢殘留，避免因硅化鎢殘留導致柵極橋接的缺陷。

附圖說明

圖1為本公開一些實施例中柵極絕緣層和第一導電層的示意圖。

圖2為在圖1所示的結構中形成第一掩模圖案的示意圖。

圖3為以第一掩模圖案為掩模對圖2所示的結構進行刻蝕得到的浮柵結構的示意圖。

圖4為在圖3所示的結構中形成柵極隔離層的示意圖。

圖5為在圖4所示的結構中形成誘電層的示意圖。

圖6為在圖5所示的結構中形成第二導電層的示意圖。

圖7為在圖6所示的結構中形成硅化鎢層的示意圖。