[發明專利]一種復合式三階噪聲整形逐次逼近型模數轉換器

有效

• 申請號: 202010735584.2
• 申請日: 2020-07-28
• 公開（公告）號: CN111900988B
• 公開（公告）日: 2023-05-09
• 發明（設計）人: 張啟輝;寧寧;李靖;于奇;張中;孟昊
• 申請（專利權）人: 電子科技大學
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 閆樹平

本發明屬于模擬數字轉換技術領域，具體涉及一種復合式三階噪聲整形逐次逼近型模數轉換器。本發明采用了一種復合結構的噪聲整形環路濾波器，以EF環路為主體架構，將剩余殘差通過其FIR濾波器L(z)疊加到輸入信號Vsubgt;in/subgt;上。該疊加信號與數字輸出相減形成實際的剩余殘差。通過額外增加一條CIFF前饋積分電路H(z)，對剩余殘差積分并累加到EF環路中的疊加信號上，從而實現高階噪聲整形濾波器。

技術領域

本發明屬于模擬數字轉換技術領域，具體涉及一種復合式三階噪聲整形逐次逼近型模數轉換器。

背景技術

逐次逼近(SuccesiveApproximationRegester,SAR)模數轉換器(AnalogtoDigital?Converter，ADC)因為其高度數字化、無源化的電路結構而廣泛應用于圖像傳感、數字視頻、生物醫療等領域。在中低精度應用中，傳統SARADC具有非常優秀的能耗效率。但是當其實現精度超過10位時，由于比較器噪聲和器件失配等因素的限制，ADC整體能效急劇下降。為了實現更高的精度以及保證較低的功耗，近年來Sigma-Delta?ADC的過采樣和噪聲整形(Noise-shaping,NS)兩項核心技術被移植到SARADC中。

噪聲整形逐次逼近型模數轉換器(NS?SAR?ADC)根據其濾波環路的不同而分成兩類，一種是級聯積分前饋結構(Cascaded?integrator?feed-forward,CIFF)，另一種是誤差反饋結構(Error?feedback,EF)。在CIFF結構中，SAR?ADC的量化殘差通過由積分器構成的無限沖激響應(Infinite?Impulse?Response,IIR)濾波器H(z)，加載到多輸入比較器的積分路徑上，如圖1(a)所示。濾波環路的品質因數直接取決于積分電路的設計。然而在EF結構中，僅僅通過由開關電容延遲電路構成有限沖擊響應(Finite?Impulse?Response,FIR)濾波器L(z)，就可以完全避免了積分器和多輸入比較器的使用，如圖1(b)所示，其核心在于將量化殘差反饋到下一次的輸入信號上。但是隨著噪聲整形階數的提升(≥3)，無論是CIFF還是EF都難以實現更為高階的濾波環路。對于CIFF結構而言，需要級聯三級以上的積分器。而EF結構則需要更為復雜的延遲單元以及精確比例放大器。這些無疑增加了設計復雜度、硬件開銷和系統功耗，從而降低ADC整體的能量效率。

發明內容

針對上述存在問題或不足，為解決傳統NS-SAR?ADC中濾波環路難以實現高階噪聲整形的問題，本發明提出了一種復合式三階噪聲整形逐次逼近型模數轉換器。該噪聲整形逐次逼近型模數轉換器中的濾波環路以EF為主體結構，將量化殘差通過FIR濾波器反饋到輸入信號，額外引入一條前饋積分通路CIFF進一步將量化殘差積分到比較器輸入端。其中主體EF環路采用兩次開關電容延遲電路，構成二階噪聲整形單元；CIFF采用單級無源積分器，構成一階噪聲整形單元。從而避免了復雜延遲單元和多級積分器的使用，大大降低電路整體復雜度，提高了系統的能量效率。同時，EF環路中的殘差放大器采用靜態運放的閉環工作模式，提高了ADC對工藝、電壓和溫度的魯棒性。

本發明的技術方案為：

一種復合式三階噪聲整形逐次逼近型模數轉換器，包括電容式數字模擬轉換器301(Digital?to?AnalogConverter，DAC)，比較器模塊302，逐次逼近邏輯SAR模塊303，EF環路304和CIFF支路305。

其中，電容式DAC301與CIFF支路305的輸出端分別連接至比較器模塊302的信號和積分輸入端。CIFF支路305通過積分開關與電容式DAC301輸出端相連。

EF環路304的輸入端通過殘差采樣開關與電容式DAC301輸出端相連，其輸出端經電荷分享開關同樣連接至電容式DAC301輸出端。

比較器模塊302的輸出端連接至逐次逼近邏輯SAR模塊303。逐次逼近邏輯SAR模塊303根據比較器模塊302的輸出結果控制電容式DAC301的開關切換，并最終輸出量化碼值。