[發明專利]電子器件氧化層中固定負電荷陷阱的檢測方法

有效

• 申請號: 202010735209.8
• 申請日: 2020-07-28
• 公開（公告）號: CN111785656B
• 公開（公告）日: 2023-08-15
• 發明（設計）人: 李興冀;楊劍群;呂鋼
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L29/78
• 代理公司: 北京隆源天恒知識產權代理有限公司 11473
• 代理人: 胡天人

本發明提供了一種電子器件氧化層中固定負電荷陷阱的檢測方法，包括以下步驟：選擇N型半導體材料制備成襯底；在襯底上制備P型外延層；在外延層上形成Nsupgt;+/supgt;源區、Nsupgt;+/supgt;漏區和Psupgt;+/supgt;阱區；在外延層上生長氧化層；對氧化層進行刻蝕，漏出阱區和襯底，在未刻蝕部分制備電極，形成Nsupgt;+/supgt;源極、Nsupgt;+/supgt;漏極和柵極；將源極和漏極接地，柵氧電場保持正偏置，阱區負偏置，襯底負偏置；將源極、漏極、阱區和襯底接地，柵氧電場保持負偏置；柵氧電場交替進行正偏置和負偏置，正偏置和負偏置的交替時間和交替次數相同，在偏置過程中，檢測平帶電壓變化，提取氧化物層俘獲負電荷的狀態，達到電子器件氧化層中固定負電荷陷阱檢測與判定的目的。

技術領域

本發明涉及電子器件檢測技術領域，具體而言，涉及一種提取電子器件氧化層中固定負電荷的方法。

背景技術

半導體材料與其氧化層具有出色的界面性能，可以形成氧化物半導體系統，被廣泛應用于非易失性存儲器、絕緣體器件和雙極器件中。

而氧化物及其與半導體的界面的性能也成為研究的熱點，研究結果表明，電子器件的氧化物及其與半導體界面處存在陷阱，這些陷阱會俘獲電荷而影響電子器件的性能。電子器件中氧化層和氧化物/半導體界面中通常存在多種電荷，如界面態俘獲電荷、空穴俘獲電荷、氧化層固定電荷、可移動離子電荷等，這些電荷具有不同的分布狀態，可以帶正電或負電，不同的電荷特征直接影響電子器件的質量與可靠性。

但由于靈敏度等問題，現有的微觀分析手段很難對氧化層中的俘獲負電荷進行檢查分析，更難以表征氧化層中的固定負電荷陷阱，阻礙了電子器件技術的發展。

發明內容

本發明解決的問題是如何檢測電子器件氧化層中固定負電荷陷阱。

為解決上述問題，本發明提供一種電子器件氧化層中固定負電荷陷阱的檢測方法，包括以下步驟：

S100、選擇N型半導體材料制備成襯底；

S200、在所述襯底上制備P型外延層；

S300、在所述外延層上形成N⁺源區、N⁺漏區和P⁺阱區；

S400、在所述外延層上生長氧化層；

S500、對所述氧化層進行刻蝕，漏出所述阱區和襯底，在未刻蝕部分制備電極，形成N⁺源極、N⁺漏極和柵極；

S600、將所述源極和漏極接地，柵氧電場保持正偏置，阱區負偏置，襯底負偏置，在偏置過程中，檢測平帶電壓變化，提取氧化物層俘獲負電荷的狀態；

S700、將所述源極、漏極、阱區和襯底接地，柵氧電場保持負偏置，在偏置過程中，檢測平帶電壓變化，提取氧化物層俘獲負電荷的狀態；

S800、柵氧電場交替進行正偏置和負偏置，正偏置和負偏置的交替時間和交替次數相同，在偏置過程中，檢測平帶電壓變化，提取氧化物層俘獲負電荷的狀態。

可選地，所述步驟S600中，施加偏置時間為1s至10⁵s。

可選地，所述步驟S700中，施加偏置時間為1s至10⁵s。

可選地，所述步驟S800中，正偏置和負偏置的交替時間為100s至10000s，正偏置和負偏置的交替次數為1次至10次。

可選地，所述步驟S600中，柵氧電場強度為+0.1MV/cm至+8MV/cm，阱區偏置-1V至-10V，襯底偏置為-1.2V至-11V。

可選地，所述步驟S700中，柵氧電場強度大于等于-8MV/cm。