[發明專利]GOA單元及其驅動方法、GOA電路和顯示面板

有效

• 申請號: 202010734222.1
• 申請日: 2020-07-27
• 公開（公告）號: CN111816127B
• 公開（公告）日: 2021-11-16
• 發明（設計）人: 李明陽
• 申請（專利權）人: OPPO廣東移動通信有限公司
• 主分類號: G09G3/3266
• 分類號: G09G3/3266;G09G3/20
• 代理公司: 深圳市智圈知識產權代理事務所(普通合伙) 44351
• 代理人: 呂靜

1.一種GOA單元，其特征在于，包括：第一輸入模塊、第二輸入模塊、輸出模塊、第一控制模塊以及第二控制模塊；

所述第一輸入模塊與第一信號輸入端、第一電壓控制端以及第一節點連接；所述第一輸入模塊用于在所述第一信號輸入端的控制下，將所述第一電壓控制端的電壓輸出至所述第一節點；

所述第二輸入模塊與第二信號輸入端、第二電壓控制端以及所述第一節點連接；所述第二輸入模塊用于在所述第二信號輸入端的控制下，將所述第二電壓控制端的電壓輸出至所述第一節點；

所述輸出模塊與所述第一節點、第一時鐘信號端以及信號輸出端連接；所述輸出模塊用于在所述第一節點的控制下，將所述第一時鐘信號端的信號輸出至所述信號輸出端；所述輸出模塊包括第三晶體管和存儲電容，所述第三晶體管的柵極與所述第一節點連接、第一極與所述第一時鐘信號端連接、第二極與所述信號輸出端連接，所述存儲電容的第一極與所述第一節點連接、第二極與所述信號輸出端連接；

所述第一控制模塊與第二時鐘信號端和第二節點連接；所述第一控制模塊用于在所述第二時鐘信號端的控制下，將所述第二時鐘信號端的信號輸出至所述第二節點；所述第一控制模塊包括第四晶體管，所述第四晶體管的柵極和第一極與所述第二時鐘信號端連接、第二極與所述第二節點連接；

所述第二控制模塊與所述第二節點、電壓輸入端、所述第一節點、所述信號輸出端連接；所述第二控制模塊用于在所述第二節點的控制下，將所述電壓輸入端的電壓輸出至所述第一節點和所述信號輸出端；

其中，當所述第三晶體管導通且所述第四晶體管斷開時，所述第二節點無信號輸入，當所述第三晶體管斷開且所述第四晶體管導通時，所述第二節點的信號為所述第二時鐘信號端的信號。

2.根據權利要求1所述的GOA單元，其特征在于，所述第一輸入模塊包括第一晶體管，所述第一晶體管的柵極與所述第一信號輸入端連接、第一極與所述第一電壓控制端連接、第二極與所述第一節點連接。

3.根據權利要求2所述的GOA單元，其特征在于，所述第二輸入模塊包括第二晶體管，所述第二晶體管的柵極與所述第二信號輸入端連接、第一極與所述第二電壓控制端連接、第二極與所述第一節點連接。

4.根據權利要求3所述的GOA單元，其特征在于，所述第二控制模塊包括第五晶體管和第六晶體管，所述第五晶體管的柵極與所述第二節點連接、第一極與所述電壓輸入端連接、第二極與所述第一節點連接，所述第六晶體管的柵極與所述第二節點連接、第一極與所述電壓輸入端連接、第二極與所述信號輸出端連接。

5.根據權利要求4任一項所述的GOA單元，其特征在于，所述第一晶體管、所述第二晶體管、所述第三晶體管、所述第四晶體管、所述第五晶體管、所述第六晶體管均為P型晶體管或均為N型晶體管。

6.一種GOA電路，其特征在于，所述GOA電路包括多個級聯的如權利要求1-4任一項所述的GOA單元；

第一級GOA單元的第一信號輸入端與第一信號輸入端連接；

其他每一級GOA單元的所述第一信號輸入端與該級GOA單元的上一級GOA單元的信號輸出端連接；

最后一級GOA單元的第二信號輸入端與第二信號輸入端連接。

7.一種顯示面板，其特征在于，所述顯示面板包括多行子像素及權利要求6所述的GOA電路，每一行所述子像素與所述GOA電路中的一個GOA單元連接。

8.一種如權利要求1-5任一項所述的GOA單元的驅動方法，其特征在于，所述方法包括：

第一階段，控制第一信號輸入端和第一電壓控制端為第一電平，控制第二信號輸入端、第一時鐘信號端以及第二時鐘信號端為第二電平，或者，控制第二信號輸入端和第二電壓控制端為第一電平，控制第一信號輸入端、第一時鐘信號端以及第二時鐘信號端為第二電平，以使所述信號輸出端輸出所述第二電平；

第二階段，控制所述第一時鐘信號端為所述第一電平，控制所述第一信號輸入端、所述第二信號輸入端以及所述第二時鐘信號端為所述第二電平，以使所述信號輸出端輸出所述第一電平；

第三階段，控制所述第二時鐘信號端和所述第二信號輸入端為所述第一電平，控制所述第一信號輸入端、第二電壓控制端、以及電壓輸入端為所述第二電平，或者，控制所述第二時鐘信號端和所述第一信號輸入端為第一電平，控制所述第二信號輸入端、第一電壓控制端、以及電壓輸入端為所述第二電平，以使所述信號輸出端輸出所述第二電平；

第四階段，控制所述第一信號輸入端、所述第二信號輸入端以及所述第二時鐘信號端為所述第二電平，以使所述信號輸出端無輸出。