[發明專利]一種超低功耗CMOS電壓基準電路

有效

• 申請號: 202010733523.2
• 申請日: 2020-07-27
• 公開（公告）號: CN111796625B
• 公開（公告）日: 2021-12-31
• 發明（設計）人: 鄧禹辰;吳建輝;吳志強;謝祖帥;周全才;瞿劍
• 申請（專利權）人: 東南大學
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 南京瑞弘專利商標事務所(普通合伙) 32249
• 代理人: 沈廉

本發明公開了一種具有超低功耗的CMOS電壓基準電路，通過對傳統單條支路串聯MOS管產生的ΔV_TH變換形式為兩條支路產生，即通過電流鏡復制電流，從而實現兩種閾值管的閾值電壓相減產生一個負溫度系數電壓，再與一個正溫度系數電壓相加實現對輸出電壓的一階和二階溫度系數補償，得到溫度特性較好的基準電壓。通過增加并聯的輸出MOS管也實現了trimming的過程，電路可以工作在不同的PVT條件下仍能輸出穩定。同時設計電路中關鍵管的寬長比W/L小于1，極大的降低了靜態電流，并且除電流鏡MOS管外，所有的MOS管都工作在亞閾值區，進一步降低了功耗，采用單級差分運放可以有效節省芯片面積。

技術領域

本發明屬于電壓基準領域，特別涉及一種能夠實現超低功耗的CMOS(互補金屬氧化物半導體)電壓基準電路。

背景技術

電壓基準模塊在模擬電路和數模混合電路中都是一個重要的基礎模塊，電壓基準需要提供一個不隨工藝、電源電壓和溫度而改變的基準電壓。隨著高集成度、低功耗的發展，使對電壓基準的設計更加嚴格。在低電壓、有限面積下和低能耗條件限制下，電壓基準的設計會有更多的難點。因此本發明提出了一種可以實現低功耗的CMOS電壓基準電路，該電路可以運用到能量收集等低電壓電路中。

現在主要的電壓基準可以分為帶隙基準電壓和CMOS基準電壓。由于帶隙基準電壓中需要使用到BJT(雙極型晶體管)器件，受到BJT器件本身特性的影響，帶隙基準電路很難工作在低電壓的情況下。因此工作在低電壓的電壓基準電路一般是采用CMOS結構。最傳統的ΔV_TH(閾值差)型CMOS電壓基準是同一支路兩個不同閾值MOS管串聯構成，即2T型，其主要思想是通過流過一個高閾值NMOS(N型金屬氧化物半導體)和一個標準閾值NMOS的電流相等，從而得到基準電壓的表達式，基準電壓的表達式中包含了由于兩個不同類型的管子的閾值電壓差值所構成的正溫度系數項以及通過調整管子尺寸所構成的負溫度項，通過調整管子尺寸得到一個零溫度系數的基準電壓。由于該結構只能通過對調整尺寸補償閾值所帶來的溫度系數，因此無法處理其中的高階項，因此輸出電壓的溫度特性也較差。所以本發明提出了一種近似溫度無關且低功耗的CMOS電壓基準，設計的主要思想是通過PMOS電流鏡復制電流使得兩條支路的不同閾值管的閾值電壓可以相減，并且再引入一個正溫度系數電壓V_PTAT進一步補償抵消溫度系數，從而實現較好的溫度特性。此外，設計電路中關鍵管的寬長比小于1,可以極大地減小靜態電流，從而降低電路功耗。補償電容Cc和輸出電容Co可以改善輸出電壓的PSRR(電源紋波抑制比)特性。

發明內容

技術問題：本發明的目的是提出一種能夠實現超低功耗的CMOS電壓基準電路，該電路作為模擬電路的基本單元，可實現具有更低的靜態功耗的電壓基準。

技術方案：為解決上述技術問題，本發明的一種超低功耗CMOS電壓基準電路采用如下技術方案：

該基準電路包括正溫度系數電壓V_PTAT產生部分、差分運放和PMOS電流鏡；第一晶體管-第四晶體管為正溫度系數電壓V_PTAT產生部分，第九晶體管-第十四晶體管構成運算放大器，第五晶體管和第六晶體管為PMOS電流鏡，第七晶體管為正常閾值NMOS管，第八晶體管為高閾值NMOS管；

正溫度系數電壓V_PTAT通過差分運放電壓鉗位和PMOS電流鏡電流復制，在第八晶體管的漏端輸出；電流復制的過程中產生的第七晶體管和第八晶體管的閾值差ΔV_TH，并且引入正溫度系數電壓V_PTAT進行較精密的溫度系數補償，同時輸出電容Co和補償電容Cc用于改善電源紋波抑制比PSRR；輸入信號V_DD，電路整體輸出信號V_ref。

第五晶體管、第六晶體管、第十一晶體管、第十二晶體管、第十三晶體管、第十四晶體管為PMOS管，其余均為NMOS管。