[發明專利]一種可變模小數變頻的串行信號處理方法及裝置

在審

• 申請號: 202010732924.6
• 申請日: 2020-07-27
• 公開（公告）號: CN111884655A
• 公開（公告）日: 2020-11-03
• 發明（設計）人: 陳順陽;朱夢磊;徐力;張琦;楊會宇
• 申請（專利權）人: 中國電子科技集團公司第三十六研究所
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 北京天達知識產權代理事務所(普通合伙) 11386
• 代理人: 李明里

本發明涉及一種可變模小數變頻的串行信號處理方法及裝置，方法包括：根據可變小數變頻的模值M和內插倍數L，確定多相濾波器的原型低通濾波器的階數和總抽頭數；對原型低通濾波器進行多相分解，將抽頭系數分組存入對應的RAM塊中；在系統時鐘的驅動下，產生串行輸出的地址數據和使能信號；地址數據送到RAM塊中取出抽頭系數，與讀入數據一起送入乘法器中相乘，將相乘結果送入與所述RAM塊對應的數據累加器，在使能信號的控制下，進行數據累加輸出累加結果；將輸出累加結果進行級聯相加求和后，在使能信號的控制下輸出，作為變頻后的最終結果。本發明在變速率盲區采樣情況下，高效變頻得到固定數字中頻，并且結構簡單、處理資源小，精度高。

技術領域

本發明涉及信息技術領域，尤其是一種可變模小數變頻的串行信號處理方法及裝置。

背景技術

當ADC的Nyquist帶寬小于接收機的頻率范圍時，需進行變速率盲區采樣，以彌補單一采樣頻率引入的采樣盲區。為此，需引入高效多速率信號處理技術。以往，多速率數字信號處理中涉及較多的應用場景是ADC的采樣率不變的前提下如何通過整數倍或小數倍抽取實現下變頻的過程。比如，現有高速ADC，無論ADI還是TI的，內嵌的寬帶數字下變頻都是假定固定采樣率不變，將整數倍或小數抽取到一個固定頻率上。無法適應ADC采樣率變化的射頻數字化接收機的變頻要求。

發明內容

鑒于上述的分析，本發明旨在提供一種可變模小數變頻的串行信號處理方法及裝置；用于解決變速率盲區采樣的變頻問題。

本發明公開了一種可變模小數變頻的串行信號處理方法，包括：

根據可變小數變頻的模值M和內插倍數L，確定用于變頻的多相濾波器的原型低通濾波器的階數和總抽頭數；

對原型低通濾波器進行多相分解，將多相濾波器的抽頭系數進行分組，每組抽頭的抽頭系數存入一個RAM塊中；所述RAM塊中的每一個數據存儲地址對應存儲一個抽頭系數；

在系統時鐘的驅動下，根據所述模值M和內插倍數L，產生串行輸出的地址數據和使能信號；

所述串行輸出的地址數據送到對應的RAM塊中取出數據存儲地址中的抽頭系數，與串行讀入的數據一起送入與所述RAM塊對應的乘法器中相乘，將相乘結果送入與所述RAM塊對應的數據累加器，在使能信號的控制下，進行數據累加輸出累加結果；

將所述數據累加器的輸出累加結果進行級聯相加求和后，在使能信號的控制下輸出，作為變頻后的最終結果。

進一步地，所述地址數據和使能信號由地址產生器生成；所述地址產生器包括地址累加器、模運算模塊和判斷模塊；

所述地址累加器，用于在系統時鐘的驅動下，將內插倍數L值送入地址累加器與地址產生器輸出的地址數據不斷累加；

所述模運算模塊，用于將地址累加器輸出值與M值取模，將M值與取模結果的差作為地址產生器產生的地址數據輸出；

所述判斷模塊，用于判斷地址累加器輸出值是否大于等于M值，滿足則輸出使能信號為1，否則為0；

在進行所述地址數據和使能信號輸出時，首先將地址產生器輸出的地址數據以及地址累加器輸出初始值置零。

進一步地，所述可變小數變頻的模值M＝{f_s1,f_s2,...,f_sm}/D；其中，f_s1、f_s2、…、f_sm分別是變速率ADC的m個采樣頻率，D為在可變小數變頻之前對ADC采樣數據進行固定抽取的倍數；

內插倍數L的取值為L＝1,2,3,...M-1。

進一步地，確定所述多相濾波器的原型低通濾波器包括：