[發(fā)明專利]實(shí)現(xiàn)硬件加速處理的方法、設(shè)備和系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 202010732690.5
• 申請(qǐng)日: 2016-08-26
• 公開（公告）號(hào): CN112099941B
• 公開（公告）日: 2021-08-03
• 發(fā)明（設(shè)計(jì)）人: 何劍;倪小珂;劉毓;劉金水
• 申請(qǐng)（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號(hào): G06F9/50
• 分類號(hào): G06F9/50;G06F13/40;H04L12/02;H04L29/08
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種計(jì)算機(jī)設(shè)備，所述計(jì)算機(jī)設(shè)備包括中央處理器CPU、硬件加速單元和網(wǎng)卡，其特征在于：

所述網(wǎng)卡具有遠(yuǎn)程直接數(shù)據(jù)存取RDMA或直接數(shù)據(jù)存取DMA功能，用于接收另一計(jì)算機(jī)設(shè)備發(fā)送的數(shù)據(jù)映射地址和待硬件加速處理的數(shù)據(jù)，所述數(shù)據(jù)映射地址是經(jīng)過(guò)內(nèi)存映射輸入輸出MMIO處理后的所述CPU的尋址空間中的地址；所述硬件加速單元的硬件加速資源包括共享硬件加速資源，所述共享硬件加速資源用于共享給其它計(jì)算機(jī)設(shè)備使用；

所述網(wǎng)卡，還用于根據(jù)所述數(shù)據(jù)映射地址，將所述待硬件加速處理的數(shù)據(jù)發(fā)送到所述硬件加速單元的數(shù)據(jù)存儲(chǔ)空間，所述硬件加速單元的數(shù)據(jù)存儲(chǔ)空間是所述硬件加速單元的數(shù)據(jù)緩存地址對(duì)應(yīng)的數(shù)據(jù)存儲(chǔ)空間；

所述硬件加速單元，用于對(duì)所述數(shù)據(jù)存儲(chǔ)空間中的所述待硬件加速處理的數(shù)據(jù)進(jìn)行硬件加速處理，得到硬件加速處理后的數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的計(jì)算機(jī)設(shè)備，其特征在于：

所述硬件加速單元的硬件加速資源還包括私有硬件加速資源，所述私有硬件加速資源供所述計(jì)算機(jī)設(shè)備使用。

3.根據(jù)權(quán)利要求1或2所述的計(jì)算機(jī)設(shè)備，其特征在于：

所述硬件加速單元，還用于判斷是否需要將所述硬件加速處理后的數(shù)據(jù)發(fā)送給所述另一計(jì)算機(jī)設(shè)備，在判斷為是時(shí)，直接將所述硬件加速處理后的數(shù)據(jù)發(fā)送給所述網(wǎng)卡；

所述網(wǎng)卡，還用于將所述硬件加速處理后的數(shù)據(jù)，發(fā)送給所述另一計(jì)算機(jī)設(shè)備。

4.根據(jù)權(quán)利要求1或2所述的計(jì)算機(jī)設(shè)備，其特征在于：

所述硬件加速單元，還用于將所述硬件加速單元的控制寄存器地址進(jìn)行MMIO處理，以將所述控制寄存器地址映射到所述CPU的尋址空間。

5.根據(jù)權(quán)利要求1或2所述的計(jì)算機(jī)設(shè)備，其特征在于：

所述數(shù)據(jù)映射地址用于指示所述硬件加速單元的數(shù)據(jù)緩存地址。

6.一種硬件加速設(shè)備，所述硬件加速設(shè)備包括硬件加速處理單元和網(wǎng)卡；其特征在于：

所述網(wǎng)卡，用于通過(guò)遠(yuǎn)程直接數(shù)據(jù)存取RDMA的方式接收待硬件加速處理的數(shù)據(jù)，并將所述待硬件加速處理的數(shù)據(jù)發(fā)送到所述硬件加速處理單元的數(shù)據(jù)緩存地址對(duì)應(yīng)的數(shù)據(jù)存儲(chǔ)空間中，所述數(shù)據(jù)緩存地址對(duì)應(yīng)的數(shù)據(jù)存儲(chǔ)空間用于存儲(chǔ)所述硬件加速處理單元需要硬件加速處理的數(shù)據(jù)；所述硬件加速處理單元的硬件加速資源包括共享硬件加速資源；所述共享硬件加速資源用于共享給其它計(jì)算機(jī)設(shè)備使用；

所述硬件加速處理單元，用于對(duì)所述數(shù)據(jù)存儲(chǔ)空間中的所述待硬件加速處理的數(shù)據(jù)進(jìn)行硬件加速處理，并返回硬件加速處理后的數(shù)據(jù)給所述網(wǎng)卡。

7.根據(jù)權(quán)利要求6所述的硬件加速設(shè)備，其特征在于：

所述硬件加速單元的硬件加速資源還包括私有硬件加速資源，所述私有硬件加速資源供所述硬件加速設(shè)備使用。

8.根據(jù)權(quán)利要求6或7所述的硬件加速設(shè)備，其特征在于：

所述硬件加速處理單元是由現(xiàn)場(chǎng)可編程門陣列FPGA組成的，且具有硬件加速處理功能。

9.根據(jù)權(quán)利要求6或7所述的硬件加速設(shè)備，其特征在于，所述硬件加速設(shè)備還包括共享內(nèi)存，所述共享內(nèi)存的存儲(chǔ)空間即所述硬件加速處理單元的數(shù)據(jù)緩存地址對(duì)應(yīng)的數(shù)據(jù)存儲(chǔ)空間，

所述硬件加速處理單元與所述網(wǎng)卡共享所述共享內(nèi)存；

所述網(wǎng)卡將所述待硬件加速處理的數(shù)據(jù)發(fā)送到所述硬件加速處理單元的數(shù)據(jù)緩存地址對(duì)應(yīng)的數(shù)據(jù)存儲(chǔ)空間包括：

所述網(wǎng)卡將所述待硬件加速處理的數(shù)據(jù)寫入所述共享內(nèi)存中。

10.根據(jù)權(quán)利要求6或7所述的硬件加速設(shè)備，其特征在于，

所述硬件加速處理單元根據(jù)其它計(jì)算機(jī)設(shè)備的請(qǐng)求，將所述硬件加速處理單元的數(shù)據(jù)緩存地址發(fā)送給請(qǐng)求的計(jì)算機(jī)設(shè)備；或，

所述硬件加速處理單元將其數(shù)據(jù)緩存地址發(fā)送給管理單元，所述管理單元存儲(chǔ)有硬件加速處理單元的地址信息，所述管理單元中的地址信息能夠被其它計(jì)算機(jī)設(shè)備獲取并使用。