[發(fā)明專利]一種改善FinFET器件性能的源漏外延形工藝方法

在審

• 申請?zhí)枺?/td>: 202010729638.4
• 申請日: 2020-07-27
• 公開（公告）號: CN113990753A
• 公開（公告）日: 2022-01-28
• 發(fā)明（設(shè)計）人: 李勇
• 申請（專利權(quán)）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/06;H01L29/08;H01L29/78
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 戴廣志

本發(fā)明提供一種改善FinFET器件性能的源漏外延形工藝方法，提供Fin器件結(jié)構(gòu)，包括：縱向間隔排列且覆蓋有薄型氧化層的多個Fin結(jié)構(gòu)；填充于相鄰的Fin結(jié)構(gòu)之間的STI區(qū)；位于Fin結(jié)構(gòu)上橫向間隔排列的多個柵結(jié)構(gòu)；沉積覆蓋柵結(jié)構(gòu)和Fin結(jié)構(gòu)的薄型氧化層的側(cè)墻；刻蝕去除柵結(jié)構(gòu)頂部的側(cè)墻及部分Fin結(jié)構(gòu)的側(cè)墻；刻蝕去除被去除側(cè)墻的Fin結(jié)構(gòu)中露出的部分，形成凹槽；刻蝕去除凹槽側(cè)壁的薄型氧化層，以擴大凹槽體積；在凹槽位置形成外延層結(jié)構(gòu)。本發(fā)明形成外延層溝槽后，增加刻蝕去除溝槽側(cè)壁氧化物的工藝，使后續(xù)生長外延層的體積增大，從而有利于增加應力，同時降低源漏電阻，因而有利于提高器件的性能。

技術(shù)領(lǐng)域

本發(fā)明涉及半導體技術(shù)領(lǐng)域，特別是涉及一種改善FinFET器件性能的源漏外延形工藝方法。

背景技術(shù)

從90nm開始，SiGe源漏外延是提高PMOS器件性能的關(guān)鍵因素，從14nm開始，采用SiP源漏外延技術(shù)來提高NMOS的性能，不同的外延輪廓具有不同的應力，進而影響器件性能。傳統(tǒng)工藝中，用于外延的溝槽刻蝕使得較厚的氧化層仍留在溝槽中，因此后續(xù)生長的外延層的體積會受到很大限制。

然而體積較大的外延層有利于增強應力并且降低電阻，因此如何提高外延層的體積值得探討。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種改善FinFET器件性能的源漏外延形工藝方法，用于解決現(xiàn)有技術(shù)中FinFET器件的外延層溝槽形成后，溝槽側(cè)壁仍然留有較厚氧化層，從而使得生長外延層受限，導致影響器件性能問題。

為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種改善FinFET器件性能的源漏外延形工藝方法，至少包括：

步驟一、提供Fin器件結(jié)構(gòu)，所述Fin器件結(jié)構(gòu)至少包括：位于基底上縱向間隔排列的多個Fin結(jié)構(gòu)，所述Fin結(jié)構(gòu)外表面以及所述基底上覆蓋有薄型氧化層；位于所述薄型氧化層之外并填充于相鄰的所述Fin結(jié)構(gòu)之間的STI區(qū)；所述STI區(qū)的上表面高度低于所述Fin結(jié)構(gòu)頂部的高度，并且高于所述STI區(qū)上表面高度的每個所述Fin結(jié)構(gòu)的部分為第一Fin結(jié)構(gòu)；形成于所述基底上、所述縱向間隔排列的多個Fin結(jié)構(gòu)外表面的所述薄型氧化層上橫向間隔排列的多個柵結(jié)構(gòu)；

步驟二、沉積覆蓋所述多個柵結(jié)構(gòu)外表面和所述多個Fin結(jié)構(gòu)外表面的所述薄型氧化層的側(cè)墻；

步驟三、刻蝕去除所述柵結(jié)構(gòu)頂部的所述側(cè)墻以及多個所述Fin結(jié)構(gòu)中的數(shù)個Fin結(jié)構(gòu)上的所述側(cè)墻；

步驟四、刻蝕去除步驟三中被去除側(cè)墻的所述數(shù)個Fin結(jié)構(gòu)中每個Fin結(jié)構(gòu)中的所述第一Fin結(jié)構(gòu)，在去除了所述第一Fin結(jié)構(gòu)的位置形成凹槽；

步驟五、刻蝕去除所述凹槽側(cè)壁的所述薄型氧化層，以擴大所述凹槽的體積；

步驟六、在所述數(shù)個凹槽的位置形成外延層結(jié)構(gòu)。

優(yōu)選地，步驟一中的所述柵結(jié)構(gòu)包括：多晶硅層、位于所述多晶硅層上的硬掩膜層、位于所述硬掩膜層上的氧化層。

優(yōu)選地，步驟一中的所述第一Fin結(jié)構(gòu)的高度為30-90nm。

優(yōu)選地，步驟三中刻蝕去除所述柵結(jié)構(gòu)頂部的所述側(cè)墻包括：刻蝕去除所述氧化層頂部和所述氧化層頂部以下的一部分側(cè)壁上的所述側(cè)墻。

優(yōu)選地，步驟五中刻蝕去除所述凹槽側(cè)壁的所述薄型氧化層的同時，與被刻蝕的所述薄型氧化層對應的第一Fin結(jié)構(gòu)兩側(cè)的所述STI區(qū)也刻蝕形成STI凹槽。

優(yōu)選地，步驟五中刻蝕所述薄型氧化層的方法為各向異性刻蝕。

優(yōu)選地，步驟五中刻蝕去除所述凹槽側(cè)壁的所述薄型氧化層的縱向厚度為3-10nm。

優(yōu)選地，步驟五中刻蝕去除所述凹槽側(cè)壁的所述薄型氧化層的橫向深度為2nm。