[發明專利]高速差分分頻器

在審

• 申請號: 202010729573.3
• 申請日: 2020-07-27
• 公開（公告）號: CN111865297A
• 公開（公告）日: 2020-10-30
• 發明（設計）人: 金銀姬
• 申請（專利權）人: 北京兆芯電子科技有限公司
• 主分類號: H03K23/52
• 分類號: H03K23/52
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 徐協成

本發明公開一種高速差分分頻器，用以將一對差分信號分頻，包括分頻電路以及驅動電路。分頻電路包括第一分頻子電路及第二分頻子電路。該第一分頻子電路將該對差分信號的一個進行分頻，并且產生頻率為該對差分信號的一半的第一對輸出差分信號。該第二分頻子電路將該對差分信號的另一個進行分頻，并且產生頻率為該對差分信號的一半的第二對輸出差分信號；其中，該第一對輸出差分信號與該第二對輸出差分信號中信號的相位組成相位差為90°的等差序列。該驅動電路耦接該第一分頻子電路以及該第二分頻子電路，用以縮短該第一對輸出差分信號以及該第二對輸出差分信號的電平翻轉時間。

技術領域

本發明涉及一種分頻器，特別涉及適用于將高速差分信號進行分頻的一種分頻器。

背景技術

在高速傳輸協議，例如PCI-E協議的應用中，通常需要分頻器來將欲傳輸的時鐘信號進行分頻，并且產生不同相位的多個時鐘信號以供后續串行設備使用。一般使用串接的D觸發器對時鐘信號進行二分頻、四分頻、八分頻之類的操作，然而，隨著通信技術的演進，傳輸數據的速度愈來愈快，支持后續串行設備進行數據采樣的時鐘信號頻率越來越高，數量越來越多，需要被分頻的時鐘信號頻率則更高，傳統的串接的D觸發器的分頻器無法繼續負荷例如8GHz、16GHz、20GHz的高頻時鐘信號的分頻操作，也無法產生多個等相位差的時鐘信號，并會造成輸入時鐘信號分頻后的失真。

發明內容

依據本發明一實施例的分頻器，用以將一對差分信號分頻，該分頻器包括分頻器及驅動電路。該分頻器包括第一分頻子電路及第二分頻子電路。該驅動電路包括第一驅動電路及第二驅動電路。該第一分頻子電路將該對差分信號的一個進行分頻，并且產生頻率為該對差分信號的一半的第一對輸出差分信號。該第二分頻子電路將該對差分信號的另一個進行分頻，并且產生頻率為該對差分信號的一半的第二對輸出差分信號。該第一對輸出差分信號與該第二對輸出差分信號中信號的相位組成相位差為90°的等差序列。該第一驅動電路耦接該第一分頻子電路，用以縮短該第一對輸出差分信號的電平翻轉時間。該第二驅動電路耦接該第二分頻子電路，用以縮短該第二對輸出差分信號的電平翻轉時間。

附圖說明

圖1為本發明一實施例的分頻器100的電路圖。

圖2為本發明一實施例的分頻器200的電路圖。

圖3為圖1的分頻器100在節點0、節點90、節點180及節點270產生的輸出信號的時序圖。

圖4為圖2的分頻器200在節點0、節點90、節點180及節點270產生的輸出信號的時序圖。

圖5為本發明一實施例的分頻器500的電路圖。

具體實施方式

本發明參照附圖進行描述，其中遍及圖式上的相同參考數字標示了相似或相同的組件。上述附圖并沒有依照實際比例大小描繪，其僅僅提供對本發明的說明。一些發明的形態描述于下方作為圖解示范應用的參考。這意味著許多特殊的細節，關系及方法被闡述來對這個發明提供完整的了解。無論如何，本領域技術人員將認識到若沒有一個或更多的特殊細節或用其他方法，此發明仍然可以被實現。以其他例子來說，眾所皆知的結構或操作并沒有詳細列出以避免對這發明的混淆。本發明并沒有被闡述的行為或事件順序所局限，如有些行為可能發生在不同的順序亦或同時發生在其他行為或事件之下。此外，并非所有闡述的行為或事件都需要被執行在與現有發明相同的方法之中。