[發明專利]一種快速單磁通量子RSFQ電路布局方法和裝置

有效

• 申請號: 202010728091.6
• 申請日: 2020-07-23
• 公開（公告）號: CN111914500B
• 公開（公告）日: 2022-09-20
• 發明（設計）人: 蔡懿慈;翟建旺;周強
• 申請（專利權）人: 清華大學
• 主分類號: G06F30/327
• 分類號: G06F30/327;G06F30/392
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 蔣冬梅;栗若木

本申請實施例公開了一種快速單磁通量子RSFQ電路布局方法和裝置，該方法包括：讀入待布局RSFQ電路的門級網表及單元庫信息，并依據門級網表及單元庫信息解析RSFQ電路的邏輯單元列表和線網列表；識別RSFQ電路中邏輯單元及除時鐘線網以外的數據線網的邏輯級別，并根據邏輯級別的識別結果在線網內插入DFF緩沖器，根據DFF緩沖器的插入結果識別最終邏輯級別；根據最終邏輯級別生成邏輯單元按列放置的初始布局模式；采用模擬退火算法對所述初始布局模式進行優化，以最小化布局總線長，并在所述模擬退火算法終止迭代時輸出布局結果。通過該實施例方案，保證了RSFQ電路的時鐘相位同步，并取得了緊湊的布局結果，大大提高了RSFQ電路設計效率。

技術領域

本文涉及集成電路的自動設計技術，尤指一種快速單磁通量子RSFQ電路布局方法和裝置。

背景技術

基于約瑟夫森結的超導電路已經逐漸進入人們的視野，其中，超導數字快速單磁通量子[快速單磁通量子(rapid single flux quantum，RSFQ)]電路技術有著廣闊的發展前景。已經有實驗證明RSFQ電路可在高達770GHz的工作頻率下工作，并在功耗、散熱方面有著巨大優勢，這使得RSFQ電路有望實現未來大規模、高性能和低功耗的計算機系統。雖然RSFQ電路的EDA(電子設計自動化)工具已經取得了許多進展，但是現有的自動版圖設計工具多針對特定的電路設計方案開發，難以廣泛應用，導致很多電路版圖仍由手工完成，大大影響了RSFQ電路設計效率，限制了超導電路的進一步發展。

RSFQ電路的版圖設計與其單元庫、傳輸線和時鐘方案密不可分，尤其是時鐘方案和單元庫設計與布局算法密切相關。在目前的RSFQ電路中，較常使用的時鐘方案多基于0偏斜同步時鐘方案和并發流時鐘方案，以及各自的改進方案，單元庫則有很多種設計。

在使用0偏斜同步時鐘方案的RSFQ電路中，時鐘網絡多以H樹的形式實現，如圖1所示，時鐘信號幾乎同時到達邏輯單元，能夠保證較高的工作頻率。但是同步時鐘網絡將使用大量的布線資源，導致版圖區域的很大部分用于實現時鐘網絡，使得芯片面積大大增加。

而使用并發流時鐘方案的RSFQ電路則以多級流水線結構實現，信號由左向右流經網絡，時鐘網絡占用資源較少。并發流時鐘方案允許電路實現高速操作并能有效降低版圖面積。但是，由于RSFQ電路根據信號脈沖的有無進行邏輯判斷，因此必須追求信號同時到達邏輯單元，否則將導致電路工作頻率降低甚至無法正確工作，這就是時鐘相位同步約束。

發明內容

本申請實施例提供了一種快速單磁通量子RSFQ電路布局方法和裝置，能夠保證時鐘相位同步，并取得緊湊的布局結果，大大提高RSFQ電路設計效率。

本申請實施例提供了一種快速單磁通量子RSFQ電路布局方法，所述方法可以包括：

讀入待布局RSFQ電路的門級網表及單元庫信息，并依據所述門級網表及單元庫信息解析所述RSFQ電路的邏輯單元列表和線網列表；

識別所述RSFQ電路中邏輯單元及除時鐘線網以外的數據線網的邏輯級別，并根據所述邏輯級別的識別結果在線網內插入DFF緩沖器，根據DFF緩沖器的插入結果識別最終邏輯級別；

根據所述最終邏輯級別生成邏輯單元按列放置的初始布局模式；

采用模擬退火算法對所述初始布局模式進行優化，以最小化布局總線長，并在所述模擬退火算法終止迭代時輸出布局結果。

在本申請的示例性實施例中，所述門級網表可以包括：所述RSFQ電路中的邏輯單元及線網連接關系；

所述單元庫信息可以包括：所使用的邏輯單元的以下任意一種或多種信息：名稱、類型、長度、寬度以及引腳信息；

所述邏輯單元列表中的每個列表元素為一個邏輯單元，可以包括每個邏輯單元的以下任意一種或多種信息：名稱、類型、寬度、長度、引腳列表以及邏輯級別；