[發(fā)明專利]穩(wěn)壓技術(shù)

在審

• 申請?zhí)枺?/td>: 202010727606.0
• 申請日: 2020-07-24
• 公開（公告）號: CN112311202A
• 公開（公告）日: 2021-02-02
• 發(fā)明（設(shè)計）人: 蒂爾達·安東尼·塔克什安;文森特·戈林;羅伯特·克里斯蒂安·斯考滕;希德哈塔·達斯
• 申請（專利權(quán)）人: ARM有限公司
• 主分類號: H02M1/00
• 分類號: H02M1/00;H03M1/12;H03M1/66
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 潘軍

本文所描述的各實施方式針對具有多個級的設(shè)備。所述設(shè)備可以包括：第一級，所述第一級將電源域中的模擬電壓信號轉(zhuǎn)換為數(shù)字編碼信號。所述設(shè)備可以包括：第二級，所述第二級生成所述數(shù)字編碼信號的導數(shù)，基于所述數(shù)字編碼信號的導數(shù)檢測所述模擬電壓信號的事件，以及基于所述事件導出控制信號。所述設(shè)備可以包括：第三級，所述第三級基于所述控制信號將電流注入到與所述模擬電壓信號相關(guān)聯(lián)的所述電源域中或從所述電源域吸收電流。

技術(shù)領(lǐng)域

本公開涉及一種穩(wěn)壓技術(shù)。

背景技術(shù)

本部分旨在提供與理解本文所描述的各種技術(shù)有關(guān)的信息。正如本部分的標題所暗示的，這是對相關(guān)技術(shù)的討論，而絕不暗示它是現(xiàn)有技術(shù)。通常，相關(guān)技術(shù)可以被認為是現(xiàn)有技術(shù)或者可以不被認為是現(xiàn)有技術(shù)。因此，應(yīng)該理解的是：本部分中的任何陳述應(yīng)按照這種方式解讀，而不是對現(xiàn)有技術(shù)的任何承認。

在傳統(tǒng)設(shè)計中，更高的集成度的出現(xiàn)以增加的峰值電流、更快的時鐘和更低的電源電壓為代價。峰值電流的增加和更快的時鐘引起AC電源噪聲，從而對CPU性能和魯棒性造成威脅。因此，存在對于減少由于更高的峰值電流和更快的時鐘而導致的AC電源噪聲的需求。

發(fā)明內(nèi)容

本公開要求保護一種設(shè)備，包括：第一級，所述第一級將電源域中的模擬電壓信號轉(zhuǎn)換為數(shù)字編碼信號；第二級，所述第二級生成所述數(shù)字編碼信號的導數(shù)，基于所述數(shù)字編碼信號的導數(shù)檢測所述模擬電壓信號的事件，以及基于所述事件導出控制信號；以及第三級，所述第三級基于所述控制信號將電流注入到與所述模擬電壓信號相關(guān)聯(lián)的所述電源域中或從所述電源域吸收電流。

附圖說明

本文參考附圖描述各種技術(shù)的實施方式。然而，應(yīng)當理解，附圖僅示出了本文所描述的各種實施方式，并不意味著限制本文所描述的各種技術(shù)的實施例。

圖1示出根據(jù)本文所描述的各種實施方式的穩(wěn)壓電路的示意圖。

圖2A-圖2B示出根據(jù)本文所描述的各實施方式的轉(zhuǎn)換器電路的不同示意圖。

圖3示出根據(jù)本文所描述的各實施方式的用于穩(wěn)定電源域中的電壓的方法的處理流程示意圖。

具體實施方式

本文所描述的各實施方式是指用于提供在各種低功率電源領(lǐng)域應(yīng)用中的穩(wěn)壓方案和技術(shù)的集成電路(IC)。例如，本文所描述的各種方案和技術(shù)提供一種系統(tǒng)，所述系統(tǒng)被配置為，基于以下來穩(wěn)定電力域中的電源電壓(Vdd_core)：電壓監(jiān)測器，所述電壓監(jiān)測器感測電源電壓(Vdd_core)；控制器，所述控制器從電壓所述電壓監(jiān)測器或傳感器接收數(shù)字信息，并且基于電源電壓(Vdd_core)域隨時間的變化來控制被注入到待被穩(wěn)定的電力域中的電流量。在一些實例中，本文所描述的各種方案和技術(shù)被配置為，使用由電壓監(jiān)測器或傳感器測量的電壓的導數(shù)或平均值來確定用于將電流注入到電源電壓(Vdd_core)域中或從電源電壓(Vdd_core)域吸收電流的校正電流量。而且，在一些實例中，本文所描述的各種方案和技術(shù)可以使用內(nèi)部電流源來提供校正電流，所述校正電流由內(nèi)部電路提供，所述內(nèi)部電路與在其他外部電源的操作期間的電流瞬變部分或完全隔離。

在一些實施方式中，本文所描述的各種方案和技術(shù)減少了由于更高的峰值電流和更快的時鐘而引起的di/dt所導致的AC電源噪聲。可以將用于芯片上系統(tǒng)(SOC)的一些配電網(wǎng)絡(luò)(PDN)一階建模為分布式LC(電感器電容器)網(wǎng)絡(luò)，并且在這些網(wǎng)絡(luò)中，可能存在一旦被di/dt事件激勵就可能導致大的正弦振蕩的諧振頻率。這些電力域病原體(pathogen)可能會降低定時余量并且導致CPU故障。因此，本文所描述的各種方案和技術(shù)通過以下來減少在Vdd_core域上生成的AC信號噪聲：通過在di/dt事件期間為CPU提供替代的電流源來防止或至少抑制LC電流變化，。

在本文中將參考圖1-圖3詳細地描述穩(wěn)壓方案和技術(shù)的各實施方式。