[發(fā)明專利]一種抗窄帶干擾電路

在審

• 申請?zhí)枺?/td>: 202010723773.8
• 申請日: 2020-07-24
• 公開（公告）號: CN111812682A
• 公開（公告）日: 2020-10-23
• 發(fā)明（設(shè)計）人: 鐘海波;陳建國;王迎雪;劉解華
• 申請（專利權(quán)）人: 華力智芯（成都）集成電路有限公司
• 主分類號: G01S19/21
• 分類號: G01S19/21
• 代理公司: 北京三聚陽光知識產(chǎn)權(quán)代理有限公司 11250
• 代理人: 胡曉靜

1.一種抗窄帶干擾電路，其特征在于，包括：4個數(shù)據(jù)轉(zhuǎn)換單元、循環(huán)緩存單元、數(shù)據(jù)選擇單元、抗干擾單元，其中，

所述4個數(shù)據(jù)轉(zhuǎn)換單元，用于分別將4路中頻數(shù)據(jù)轉(zhuǎn)換為4路準(zhǔn)基帶數(shù)據(jù)；

所述循環(huán)緩存單元，用于按照預(yù)設(shè)控制邏輯循環(huán)緩存所述4路準(zhǔn)基帶數(shù)據(jù)；

所述數(shù)據(jù)選擇單元，用于按照預(yù)設(shè)控制邏輯讀取所述循環(huán)緩存單元中的所述4路準(zhǔn)基帶數(shù)據(jù)并輸入至所述抗干擾單元；

所述抗干擾單元，用于采用2路并行加窗以及2點并行輸入、輸出結(jié)構(gòu)的FFT和IFFT策略，依次分時對所述4路準(zhǔn)基帶數(shù)據(jù)進行抗窄帶干擾處理得到4路無干擾頻帶數(shù)據(jù)；

所述抗干擾單元的運行頻率為所述中頻數(shù)據(jù)采樣頻率的2倍。

2.根據(jù)權(quán)利要求1所述的抗窄帶干擾電路，其特征在于，所述抗干擾單元，包括：前N/2點加窗模塊、后N/2點加窗模塊、N點FFT模塊、干擾檢測與抑制模塊、N點IFFT模塊、第一中間緩存模塊、數(shù)據(jù)緩存模塊、重疊相加模塊，其中，

所述前N/2點加窗模塊，用于與當(dāng)前處理通路前N/2點準(zhǔn)基帶數(shù)據(jù)相乘進行加窗處理；

所述后N/2點加窗模塊，用于與當(dāng)前處理通路后N/2點準(zhǔn)基帶數(shù)據(jù)相乘進行加窗處理；

所述N點FFT模塊，用于將加窗處理后的前N/2點準(zhǔn)基帶數(shù)據(jù)及加窗處理后的后N/2點準(zhǔn)基帶數(shù)據(jù)進行快速傅里葉變換；

所述干擾檢測與抑制模塊，用于統(tǒng)計當(dāng)前處理通路準(zhǔn)基帶數(shù)據(jù)的功率譜和概率譜，將所述功率譜和概率譜分別與所述第一中間緩存模塊存儲的當(dāng)前處理通路準(zhǔn)基帶數(shù)據(jù)上一次統(tǒng)計的功率譜和概率譜進行累加，將累加后的功率譜和/或概率譜超過設(shè)定門限的頻率點進行置零處理，并將累加后的功率譜和概率譜寫入所述第一中間緩存模塊；

所述N點IFFT模塊，用于將經(jīng)干擾檢測與抑制模塊處理后的前N/2點準(zhǔn)基帶數(shù)據(jù)及后N/2點準(zhǔn)基帶數(shù)據(jù)進行快速傅里葉逆變換；

所述重疊相加模塊，用于將經(jīng)快速傅里葉逆變換的前N/2點準(zhǔn)基帶數(shù)據(jù)與所述數(shù)據(jù)緩存模塊存儲的當(dāng)前處理通路上一次經(jīng)快速傅里葉逆變換的后N/2點準(zhǔn)基帶數(shù)據(jù)相加得到當(dāng)前處理通路的無干擾頻帶數(shù)據(jù)，并將所述經(jīng)快速傅里葉逆變換的后N/2點準(zhǔn)基帶數(shù)據(jù)寫入所述數(shù)據(jù)緩存模塊。

3.根據(jù)權(quán)利要求2所述的抗窄帶干擾電路，其特征在于，所述抗干擾單元，還包括：第二中間緩存模塊和第二量化模塊，其中，

第二量化模塊，用于計算當(dāng)前處理通路前N/2點無干擾頻帶數(shù)據(jù)的當(dāng)前時域能量，將當(dāng)前時域能量與當(dāng)前處理通路上一次前N/2點無干擾頻帶數(shù)據(jù)的時域能量進行累加，將累加后的時域能量寫入所述第二中間緩存模塊，并根據(jù)當(dāng)前時域能量與累加后的時域能量的比例關(guān)系對所述當(dāng)前處理通路前N/2點無干擾頻帶數(shù)據(jù)進行量化得到量化后的無干擾頻帶數(shù)據(jù)。

4.根據(jù)權(quán)利要求1所述的抗窄帶干擾電路，其特征在于，所述數(shù)據(jù)轉(zhuǎn)換單元，包括：下變頻模塊、第一低通濾波器、第二低通濾波器、第一降采樣模塊、第二降采樣模塊、第一量化模塊，其中，

所述下變頻模塊，用于將輸入的中頻數(shù)據(jù)下變頻到準(zhǔn)基帶，分為I路準(zhǔn)基帶數(shù)據(jù)和Q路準(zhǔn)基帶數(shù)據(jù)；

所述第一低通濾波器，用于對所述I路準(zhǔn)基帶數(shù)據(jù)進行濾波；

所述第二低通濾波器，用于對所述Q路準(zhǔn)基帶數(shù)據(jù)進行濾波；

所述第一降采樣模塊，用于對濾波后的I路準(zhǔn)基帶數(shù)據(jù)進行降采樣處理；

所述第二降采樣模塊，用于對濾波后的Q路準(zhǔn)基帶數(shù)據(jù)進行降采樣處理；

所述第一量化模塊，用于將降采樣后的I路準(zhǔn)基帶數(shù)據(jù)和降采樣后的Q路準(zhǔn)基帶數(shù)據(jù)重新量化為與所述中頻數(shù)據(jù)的比特位數(shù)一致的準(zhǔn)基帶數(shù)據(jù)。

5.根據(jù)權(quán)利要求1所述的抗窄帶干擾電路，其特征在于，所述循環(huán)緩存單元包括第一循環(huán)緩存模塊、第二循環(huán)緩存模塊及第三循環(huán)緩存模塊，其中，

所述第一循環(huán)緩存模塊、所述第二循環(huán)緩存模塊及所述第三循環(huán)緩存模塊的深度均為N/2。

6.根據(jù)權(quán)利要求5所述的抗窄帶干擾電路，其特征在于，所述按照預(yù)設(shè)控制邏輯循環(huán)緩存所述4路準(zhǔn)基帶數(shù)據(jù)，包括：

將所述4路準(zhǔn)基帶數(shù)據(jù)合并依次循環(huán)存入所述第一循環(huán)緩存模塊、所述第二循環(huán)緩存模塊及所述第三循環(huán)緩存模塊。