[發明專利]一種半導體器件的制造方法

在審

• 申請號: 202010723543.1
• 申請日: 2020-07-24
• 公開（公告）號: CN112038290A
• 公開（公告）日: 2020-12-04
• 發明（設計）人: 李永亮;程曉紅;張青竹;王文武
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L29/06
• 代理公司: 北京知迪知識產權代理有限公司 11628
• 代理人: 王勝利

1.一種半導體器件的制造方法，其特征在于，包括：

提供一襯底；所述襯底上形成有沿第一方向延伸的若干鰭狀結構；

形成覆蓋所述襯底和若干所述鰭狀結構的保護層，所述保護層所含有的材料包括硅；

在覆蓋有所述保護層的相鄰所述鰭狀結構之間形成淺槽隔離層；所述鰭狀結構暴露在所述淺槽隔離層外的部分為鰭部；所述鰭部具有源區形成區、漏區形成區、以及位于所述源區形成區和所述漏區形成區之間的溝道形成區；

沿第二方向，在覆蓋有所述保護層的所述鰭部的外周形成犧牲柵，并在所述犧牲柵的側壁形成側墻；所述第二方向不同于所述第一方向；

在所述源區形成區形成源區，并在所述漏區形成區形成漏區；

去除所述犧牲柵；

減薄位于所述溝道形成區外周的所述保護層，并在所述溝道形成區內獲得溝道區；

在所述溝道區的外周形成柵堆疊結構。

2.根據權利要求1所述的半導體器件的制造方法，其特征在于，所述保護層的層厚為1nm～15nm。

3.根據權利要求1所述的半導體器件的制造方法，其特征在于，所述在覆蓋有所述保護層的相鄰所述鰭狀結構之間形成淺槽隔離層，包括：

在覆蓋有所述保護層的所述鰭狀結構上淀積隔離材料；

對所述隔離材料進行退火處理；

依次對所述隔離材料進行平坦化處理和回刻處理，剩余所述隔離材料形成淺槽隔離層。

4.根據權利要求3所述的半導體器件的制造方法，其特征在于，減薄位于所述溝道形成區外周的所述保護層，包括：

氧化位于所述溝道形成區外周的所述保護層，在所述保護層的表面形成氧化層；

去除所述氧化層；

循環上述兩步操作，直至將位于所述溝道形成區外周的所述保護層減薄至預定厚度。

5.根據權利要求4所述的半導體器件的制造方法，其特征在于，所述預定厚度為0.4nm～2nm；或，所述預定厚度為0nm。

6.根據權利要求4所述的半導體器件的制造方法，其特征在于，當所述預定厚度為0nm，并且所述半導體器件為FinFET器件；

在所述溝道形成區內獲得溝道區包括：

在所述溝道形成區的外周外延形成鈍化層；所述溝道形成區和所述鈍化層構成所述溝道區；

或，在所述溝道形成區的外周形成界面層；所述溝道形成區構成所述溝道區。

7.根據權利要求6所述的半導體器件的制造方法，其特征在于，所述鈍化層為硅層，所述鈍化層的層厚為：0.4nm～2nm；和/或，

在O₃和O₂的混合氣體中，對所述溝道形成區進行界面處理，以形成所述界面層；所述混合氣體中O₃和O₂的氣體體積比為1:10～10:1；所述界面處理的處理溫度為300℃～400℃。

8.根據權利要求4所述的半導體器件的制造方法，其特征在于，當所述預定厚度為0nm，并且所述半導體器件為堆疊納米線或片環柵器件；所述鰭部至少包括交替層疊的至少一層犧牲層和至少一層溝道層；

在所述溝道形成區內獲得溝道區包括：

去除位于所述溝道形成區的所述犧牲層，并在位于所述溝道形成區的所述溝道層的外周形成鈍化層；位于所述溝道形成區的所述溝道層和所述鈍化層構成所述溝道區；

或，去除位于所述溝道形成區的所述犧牲層，并在位于所述溝道形成區的所述溝道層的外周形成界面層；位于所述溝道形成區的所述溝道層構成所述溝道區。

9.根據權利要求8所述的半導體器件的制造方法，其特征在于，所述鈍化層為硅層，所述鈍化層的層厚為：0.4nm～2nm；和/或，

在O₃和O₂的混合氣體中，對位于所述溝道形成區的所述溝道層進行界面處理，以形成所述界面層；所述混合氣體中O₃和O₂的氣體體積比為1:10～10:1；所述界面處理的處理溫度為300℃～400℃。